Commit Graph

52 Commits

Author SHA1 Message Date
be7adef4aa 合并bacon_dev分支的修改:1.协议基本运转;2.增加make debug_hlm 2025-02-27 12:56:53 +08:00
a9f741deca 将mstStartup和slvStartup代码合二为一;增加mtime的驱动代码 2025-02-13 22:46:21 +08:00
d87c2dacf0 分别采用中断、查询方式优化转发时间,上传备份代码,通过控制Makefile脚本里的APP_MARCH、MABI的rv32i和rv32e来控制C语言和asm优化 2025-02-12 15:58:50 +08:00
9291c6eba5 增加反汇编里的源代码,便于与C语言对应 2025-02-11 17:34:35 +08:00
2b4782ff4f 削减代码,貌似解决了1个节点下的RX、TX发送连续的问题 2025-02-11 15:23:09 +08:00
0dc8c40076 增加plic文件,测试仿真 2025-02-10 23:59:35 +08:00
38978594c2 增加长度接收的限定代码,似乎运行正常了 2025-02-10 15:29:53 +08:00
4d853a29d7 增加了一个c语言查询版本的代码,便于沟通调试;如果编译C语言版本,Makefile中控制系统都采用rv32i的march编译即可。 2025-02-10 14:39:05 +08:00
Ruige Lee
94acbfae03 对FSMC的外部IO仿真接线 2025-02-10 11:17:39 +08:00
6e72db048a 主站的代码使用最新的策略进行工作,可以编译,仿真有错误,尚未验证 2025-02-09 01:17:17 +08:00
8713ee0532 尚不明原因的造成了cpu的CoreID初始化错乱,导致了日志文件不能正常分离;简单粗暴地删除一个不想要的初始化语句,用以解决CoreID的错乱问题 2025-02-07 12:58:41 +08:00
e9f0653de5 增加代码,修正代码中的定义错误;测试cdr的CRC相关部分,尚未测试完全;代码正常运行 2025-02-03 23:49:50 +08:00
6b6258ffa9 增加代码,将从站代码也改成RV32E和RV32I混合编程的版本 2025-02-03 14:56:04 +08:00
8b7dd6d9ff 增加注释;增加Makefile脚本,用于生成独立的cpu0~cpu3的仿真日志文件 2025-02-03 10:10:40 +08:00
ab506a0e37 增加测试代码,让整个主站的代码工作在RV32E的编译选项下,仅中断代码工作在RV32I的编译选项下,可以优化中断的速度。代码仅做备份,中断部分执行不正常 2025-02-03 07:51:54 +08:00
1ae3a395d8 增加代码,将主站的中断优化,只使用了4个寄存器用于中断的处理,缩减了处理的时间。通过对比优化前代码波形和优化后代码波形,代码应该是正确的 2025-02-02 20:19:19 +08:00
37d09ad33f 修正Makefile下在linux下编译问题,增加了对gcc版本的判断,添加-rv32izicsr的开关 2025-01-31 23:33:43 +08:00
Ruige Lee (WSL)
e54ddab4e2 写完软件需要加gpio 2025-01-16 16:34:48 +08:00
Ruige Lee
f63e3a831b 处理中断服务 2025-01-15 17:58:12 +08:00
RuigeLee
8236d45154 无法初始化sram 2025-01-15 15:44:29 +08:00
Ruige Lee (WSL)
fef7acb54a 成功加载软件 2025-01-11 14:50:27 +08:00
Ruige Lee
05162537b6 搭建仿真环境 2025-01-10 17:14:49 +08:00
RuigeLee
6584c171d5 重新定向RV编译 2025-01-08 09:45:45 +08:00
RuigeLee
a1e389ecdc 汇编重写从站代码 2024-11-15 14:35:39 +08:00
RuigeLee
f89f48f951 添加gpio测试,软件没有运行 2024-11-05 11:09:40 +08:00
RuigeLee
4a219df882 删除发送错误标志,主站软件改C代码 2024-11-04 16:07:06 +08:00
RuigeLee
430bb94381 下行转发测试通过,差一个last设备启动上行 2024-10-30 17:11:59 +08:00
RuigeLee
332fcf010d 主从联合仿真开始 2024-10-29 17:32:17 +08:00
RuigeLee
683b6cad92 拆分主站从站软件 2024-10-29 11:21:04 +08:00
RuigeLee
57c6c15c29 中断模式软件完成 2024-10-29 09:33:29 +08:00
RuigeLee
7bcd0aaca0 启用中断,开始调中断软件 2024-10-28 18:01:25 +08:00
RuigeLee
c29ca8dd27 汇编模式建立 2024-10-28 15:51:12 +08:00
RuigeLee
78d54d2083 编译通过 仿真启动 请知悉 改处理器没有csr 2024-10-25 17:46:21 +08:00
RuigeLee
0dc046bffe 仿真开始 2024-10-16 16:17:52 +08:00
RuigeLee
1368e9037d CDR基本测试通过 2024-09-19 15:23:38 +08:00
RuigeLee
7350f3bcf4 仿真,状态机错误 2024-09-10 18:39:35 +08:00
RuigeLee
693621f1a0 加入常数定义 2024-07-16 15:36:40 +08:00
RuigeLee
5090294a12 spi 功能测试通过,资源不足
qei 防跳变
2024-06-27 18:47:46 +08:00
RuigeLee
3406a418d1 测试完成,资源超出 2024-06-25 16:44:19 +08:00
RuigeLee
b5fb27ab7c 临时解决方案 2024-05-24 17:31:49 +08:00
RuigeLee
aaf932ffd4 ebus拉到顶层 2024-05-16 20:02:03 +08:00
RuigeLee
b264f729b4 DC 同步功能; 基于IO的下级从机热插入 2024-05-11 14:57:42 +08:00
RuigeLee
27f6a09314 Din16需要修改滤波方案 2024-04-07 10:30:02 +08:00
RuigeLee
1f898a7173 提供编译接口 2023-12-07 11:10:05 +08:00
RuigeLee
31213302aa 尝试流片顶层 2023-11-14 17:03:19 +08:00
RuigeLee
70922ecb44 拓扑修改,编译通过 2023-10-19 15:24:26 +08:00
RuigeLee
50403930a9 check chain 2023-08-09 16:34:29 +08:00
RuigeLee
5d43600680 fpga sync 2023-08-01 15:50:53 +08:00
RuigeLee
35e6fcdb52 mst test pass 2023-08-01 14:44:05 +08:00
RuigeLee
2048a4d286 first test 2023-07-28 15:38:46 +08:00