ruige/eb001
1
0
Fork 0
Code Issues Pull Requests Actions Packages Projects Releases Wiki Activity

Commit Graph

  • f63e3a831b 处理中断服务 Ruige Lee 2025-01-15 17:58:12 +08:00
  • 8236d45154 无法初始化sram RuigeLee 2025-01-15 15:44:29 +08:00
  • 074321ae58 更新软件代码 Ruige Lee 2025-01-15 11:44:30 +08:00
  • f12bc41c52 tl2cdr api Ruige Lee 2025-01-15 11:23:02 +08:00
  • 65c9c746a2 链接地址到4kw，4rocket联合仿真 Ruige Lee 2025-01-15 11:21:44 +08:00
  • fef7acb54a 成功加载软件 Ruige Lee (WSL) 2025-01-11 14:50:27 +08:00
  • 05162537b6 搭建仿真环境 Ruige Lee 2025-01-10 17:14:49 +08:00
  • 981b492a8b 接入TL2CDR Ruige Lee 2025-01-10 15:25:10 +08:00
  • 134440812b compile without tl2cdr Ruige Lee (WSL) 2025-01-09 19:10:07 +08:00
  • 1ea6ef2596 TL2CDR RuigeLee 2025-01-09 17:39:06 +08:00
  • 404c973671 使用4b/5b加跳变时钟选择法升级CDR RuigeLee 2025-01-09 17:21:10 +08:00
  • 6584c171d5 重新定向RV编译 RuigeLee 2025-01-08 09:45:45 +08:00
  • 9d413d70e6 redirect rocket-chip to my github remote Ruige 2025-01-06 17:04:31 +08:00
  • 780b3b00e7 DC改电平触发加打拍同步 RuigeLee 2024-12-19 21:11:35 +08:00
  • 77365c59d9 让spi上行写入sram的数据保持稳定 RuigeLee 2024-12-03 15:11:07 +08:00
  • 394854cdce 回去调spi模块，临时提交，后续需要审查 RuigeLee 2024-12-02 15:00:03 +08:00
  • a1e389ecdc 汇编重写从站代码 RuigeLee 2024-11-15 14:35:39 +08:00
  • 039249ae71 用于xilinx的SRAM代码更新 RuigeLee 2024-11-14 17:10:54 +08:00
  • 2750a8e2f7 规范跨时钟保护，有效果 RuigeLee 2024-11-12 17:52:36 +08:00
  • 392ebf902c 优先级mux引入了额外的一拍数据 RuigeLee 2024-11-12 15:55:20 +08:00
  • 9e0d0a4177 寄存器保护 RuigeLee 2024-11-05 17:48:34 +08:00
  • 85457b581d 主站寄存器初始化 RuigeLee 2024-11-05 16:52:16 +08:00
  • 5d6151b2ac 清理代码 RuigeLee 2024-11-05 11:13:36 +08:00
  • f89f48f951 添加gpio测试，软件没有运行 RuigeLee 2024-11-05 11:09:40 +08:00
  • b1c71b67a0 切换大块SRAM RuigeLee 2024-11-04 17:38:51 +08:00
  • 7754f6b64e 主站加入定时器，fifo被迫加大 RuigeLee 2024-11-04 17:11:16 +08:00
  • df175dc099 总线mux的bug修复 RuigeLee 2024-11-04 16:47:01 +08:00
  • 4a219df882 删除发送错误标志，主站软件改C代码 RuigeLee 2024-11-04 16:07:06 +08:00
  • 9fa54072f4 bug payload 12bits 总线握手条件 RuigeLee 2024-11-04 14:39:26 +08:00
  • 983f9e771d debug开始，cdrin优化后payloadlen加载错误 RuigeLee 2024-11-01 18:09:16 +08:00
  • 65491c74f6 软件改完，开始测试 RuigeLee 2024-11-01 17:07:35 +08:00
  • 08afdee8e3 Revert "放弃当拍握手策略" RuigeLee 2024-11-01 16:01:39 +08:00
  • 9c953d8963 放弃当拍握手策略 RuigeLee 2024-11-01 16:01:21 +08:00
  • db5fe252d7 剪除tilelink接口，直接用mem RuigeLee 2024-11-01 14:53:52 +08:00
  • b13a3b8aad 重新排地址空间，不要高地址 RuigeLee 2024-10-31 18:02:29 +08:00
  • 46882b6b4d 缩减后面积已经满足要求，时序违例，主要集中在alu和访存接口 RuigeLee 2024-10-31 17:38:12 +08:00
  • 20a52f2506 分时复用一个CDR RuigeLee 2024-10-31 15:12:32 +08:00
  • 69f3f0e66b 剪去部分指令，关闭计数器等宏定义 RuigeLee 2024-10-31 15:10:11 +08:00
  • 82d99c4000 综合尝试，需要面积优化 RuigeLee 2024-10-30 18:05:41 +08:00
  • 21c34c4104 从站上行转发正确 RuigeLee 2024-10-30 17:51:33 +08:00
  • 430bb94381 下行转发测试通过，差一个last设备启动上行 RuigeLee 2024-10-30 17:11:59 +08:00
  • 498fa92a80 卡总线 发送正确 RuigeLee 2024-10-30 10:24:22 +08:00
  • 9058337ffe 大小端对换，主站已经发出初始化包 RuigeLee 2024-10-29 18:11:50 +08:00
  • 332fcf010d 主从联合仿真开始 RuigeLee 2024-10-29 17:32:17 +08:00
  • ff4508ec35 写了一部分软件 RuigeLee 2024-10-29 15:08:45 +08:00
  • 683b6cad92 拆分主站从站软件 RuigeLee 2024-10-29 11:21:04 +08:00
  • 8068a31e77 加挂gpio编译 RuigeLee 2024-10-29 10:43:48 +08:00
  • 57c6c15c29 中断模式软件完成 RuigeLee 2024-10-29 09:33:29 +08:00
  • 7bcd0aaca0 启用中断，开始调中断软件 RuigeLee 2024-10-28 18:01:25 +08:00
  • ce18e90304 中断接入 RuigeLee 2024-10-28 15:51:31 +08:00
  • c29ca8dd27 汇编模式建立 RuigeLee 2024-10-28 15:51:12 +08:00
  • 126ea745fd 发送长度需要乘以4，增加轮询fifo是否已经填满 RuigeLee 2024-10-28 10:38:34 +08:00
  • 0ce1a08586 tlast以fifo为空判定，而不是txlen RuigeLee 2024-10-28 10:37:57 +08:00
  • d8361401b5 优化core的tl接口，两拍握手，指令速度从5拍一条指令变为4拍一条指令 RuigeLee 2024-10-28 10:37:08 +08:00
  • 78d54d2083 编译通过 仿真启动 请知悉 改处理器没有csr RuigeLee 2024-10-25 17:46:21 +08:00
  • 4737700f56 add sifive block RuigeLee 2024-10-25 14:49:27 +08:00
  • a751d34247 代码堆完，开始编译 RuigeLee 2024-10-25 14:37:08 +08:00
  • d1ce60daaf 成功插入黑盒 RuigeLee 2024-10-25 10:51:36 +08:00
  • 59961b5f31 拷贝picorv32 RuigeLee 2024-10-25 09:50:18 +08:00
  • c2184795f2 cdr 转axi RuigeLee 2024-10-24 18:03:25 +08:00
  • c6099dba70 Mst调试用屏蔽FSMC RuigeLee 2024-10-24 10:02:24 +08:00
  • 5d5fce6747 带布局布线策略可以通过时序 RuigeLee 2024-10-23 11:41:24 +08:00
  • 77a43b438b 时序优化 RuigeLee 2024-10-22 17:51:15 +08:00
  • 3c965678c8 优化时序，提前打拍 RuigeLee 2024-10-22 17:30:30 +08:00
  • 69dcac95ff 使用断言保证正确性，优化时序 RuigeLee 2024-10-22 17:30:03 +08:00
  • d7ed382897 转发fifo改名 RuigeLee 2024-10-22 17:12:35 +08:00
  • f9d796b067 插入一个buf打断时序 RuigeLee 2024-10-22 17:11:56 +08:00
  • 9cc388265c 削减下行部分计数减法器 RuigeLee 2024-10-22 17:10:30 +08:00
  • e0ca51875e 时序优化，计数从1开始计，从而避免一个减法器 提前获取接收包长，提升最高频率 RuigeLee 2024-10-22 16:11:30 +08:00
  • 55d1e6e8e7 bug上行测试完成 RuigeLee 2024-10-22 12:01:37 +08:00
  • 8950af8a47 下行已完成 RuigeLee 2024-10-17 18:32:11 +08:00
  • 7e99cf4489 1SRAM加入仿真随机初始化；2CDR物理层重新对齐包头 3复制粘贴变量错误 RuigeLee 2024-10-17 15:32:16 +08:00
  • d449980b5b 物理层和链路层的包头一起合并处理 RuigeLee 2024-10-17 11:54:02 +08:00
  • ab0fab00fa 物理层和链路层各自有header，需要打包两次 RuigeLee 2024-10-17 11:43:16 +08:00
  • 84b978cbc9 length扩充为12bits， 取头位宽错误修复 RuigeLee 2024-10-16 17:31:53 +08:00
  • 0dc046bffe 仿真开始 RuigeLee 2024-10-16 16:17:52 +08:00
  • 55f016d866 编译通过。准备测试 RuigeLee 2024-10-16 10:49:06 +08:00
  • a44cae1ec3 语法清理1 RuigeLee 2024-10-15 17:45:42 +08:00
  • f74cc355d4 从站初始化逻辑写完，准备编译开始第一轮测试 RuigeLee 2024-10-15 17:37:53 +08:00
  • 96234875b0 从站下行写完 RuigeLee 2024-10-14 17:45:39 +08:00
  • 8f9aa2d17c 从站下行的部分逻辑 RuigeLee 2024-10-12 17:29:58 +08:00
  • c605fd4efe shin主站逻辑代码写完，没编译 RuigeLee 2024-10-10 17:41:49 +08:00
  • a6068fbda0 新主站发送逻辑 RuigeLee 2024-10-09 17:37:15 +08:00
  • 58aecc043f led在PR为3时常亮 RuigeLee 2024-09-26 10:38:50 +08:00
  • 87f28c75b0 基本稳定传输 RuigeLee 2024-09-24 11:19:36 +08:00
  • 753586a65e 正确锁住，丢包率大 RuigeLee 2024-09-23 17:52:59 +08:00
  • 10b2e4c78f Revert "最后几个比特锁不住" RuigeLee 2024-09-23 17:40:35 +08:00
  • 97211f0962 最后几个比特锁不住 RuigeLee 2024-09-23 17:40:23 +08:00
  • 833ad07525 采样头对齐问题，对齐哪个55和D5 RuigeLee 2024-09-23 17:23:34 +08:00
  • 6750593b48 发送改用标志头锁时钟通道方案 RuigeLee 2024-09-23 16:44:44 +08:00
  • f05e320236 fpga测试顶层 虚拟线模式 RuigeLee 2024-09-20 14:56:09 +08:00
  • 3c357b54e0 4倍频采3次 RuigeLee 2024-09-20 14:55:43 +08:00
  • 1368e9037d CDR基本测试通过 RuigeLee 2024-09-19 15:23:38 +08:00
  • 57c81d5cac CDRin编译通过 RuigeLee 2024-09-12 17:48:50 +08:00
  • ba6099608c CDR发送测试完成 RuigeLee 2024-09-11 17:21:14 +08:00
  • 7350f3bcf4 仿真，状态机错误 RuigeLee 2024-09-10 18:39:35 +08:00
  • 0080705f0d Revert "重开ebus项目" RuigeLee 2024-09-10 16:36:30 +08:00
  • a3234d7f48 重开ebus项目 RuigeLee 2024-09-10 16:12:18 +08:00
  • f7697eed6b do的下行寄存器没有改到 RuigeLee 2024-09-05 15:17:20 +08:00
  • 838729a694 新需求 din寄存器更新 RuigeLee 2024-09-02 17:46:14 +08:00