Commit Graph

167 Commits

Author SHA1 Message Date
RuigeLee
b13a3b8aad 重新排地址空间,不要高地址 2024-10-31 18:02:29 +08:00
RuigeLee
46882b6b4d 缩减后面积已经满足要求,时序违例,主要集中在alu和访存接口 2024-10-31 17:38:12 +08:00
RuigeLee
20a52f2506 分时复用一个CDR 2024-10-31 15:12:32 +08:00
RuigeLee
82d99c4000 综合尝试,需要面积优化 2024-10-30 18:05:41 +08:00
RuigeLee
430bb94381 下行转发测试通过,差一个last设备启动上行 2024-10-30 17:11:59 +08:00
RuigeLee
498fa92a80 卡总线 发送正确 2024-10-30 10:24:22 +08:00
RuigeLee
9058337ffe 大小端对换,主站已经发出初始化包 2024-10-29 18:11:50 +08:00
RuigeLee
332fcf010d 主从联合仿真开始 2024-10-29 17:32:17 +08:00
RuigeLee
8068a31e77 加挂gpio编译 2024-10-29 10:43:48 +08:00
RuigeLee
7bcd0aaca0 启用中断,开始调中断软件 2024-10-28 18:01:25 +08:00
RuigeLee
ce18e90304 中断接入 2024-10-28 15:51:31 +08:00
RuigeLee
0ce1a08586 tlast以fifo为空判定,而不是txlen 2024-10-28 10:37:57 +08:00
RuigeLee
d8361401b5 优化core的tl接口,两拍握手,指令速度从5拍一条指令变为4拍一条指令 2024-10-28 10:37:08 +08:00
RuigeLee
78d54d2083 编译通过 仿真启动 请知悉 改处理器没有csr 2024-10-25 17:46:21 +08:00
RuigeLee
a751d34247 代码堆完,开始编译 2024-10-25 14:37:08 +08:00
RuigeLee
d1ce60daaf 成功插入黑盒 2024-10-25 10:51:36 +08:00
RuigeLee
c2184795f2 cdr 转axi 2024-10-24 18:03:25 +08:00
RuigeLee
c6099dba70 Mst调试用屏蔽FSMC 2024-10-24 10:02:24 +08:00
RuigeLee
5d5fce6747 带布局布线策略可以通过时序 2024-10-23 11:41:24 +08:00
RuigeLee
77a43b438b 时序优化 2024-10-22 17:51:15 +08:00
RuigeLee
3c965678c8 优化时序,提前打拍 2024-10-22 17:30:30 +08:00
RuigeLee
69dcac95ff 使用断言保证正确性,优化时序 2024-10-22 17:30:03 +08:00
RuigeLee
d7ed382897 转发fifo改名 2024-10-22 17:12:35 +08:00
RuigeLee
f9d796b067 插入一个buf打断时序 2024-10-22 17:11:56 +08:00
RuigeLee
9cc388265c 削减下行部分计数减法器 2024-10-22 17:10:30 +08:00
RuigeLee
e0ca51875e 时序优化,计数从1开始计,从而避免一个减法器
提前获取接收包长,提升最高频率
2024-10-22 16:12:24 +08:00
RuigeLee
55d1e6e8e7 bug上行测试完成 2024-10-22 12:01:37 +08:00
RuigeLee
8950af8a47 下行已完成 2024-10-17 18:32:11 +08:00
RuigeLee
7e99cf4489 1SRAM加入仿真随机初始化;2CDR物理层重新对齐包头 3复制粘贴变量错误 2024-10-17 15:32:16 +08:00
RuigeLee
d449980b5b 物理层和链路层的包头一起合并处理 2024-10-17 11:54:02 +08:00
RuigeLee
ab0fab00fa 物理层和链路层各自有header,需要打包两次 2024-10-17 11:43:16 +08:00
RuigeLee
84b978cbc9 length扩充为12bits, 取头位宽错误修复 2024-10-16 17:31:53 +08:00
RuigeLee
0dc046bffe 仿真开始 2024-10-16 16:17:52 +08:00
RuigeLee
55f016d866 编译通过。准备测试 2024-10-16 10:49:06 +08:00
RuigeLee
a44cae1ec3 语法清理1 2024-10-15 17:45:42 +08:00
RuigeLee
f74cc355d4 从站初始化逻辑写完,准备编译开始第一轮测试 2024-10-15 17:37:53 +08:00
RuigeLee
96234875b0 从站下行写完 2024-10-14 17:45:39 +08:00
RuigeLee
8f9aa2d17c 从站下行的部分逻辑 2024-10-12 17:29:58 +08:00
RuigeLee
c605fd4efe shin主站逻辑代码写完,没编译 2024-10-10 17:41:49 +08:00
RuigeLee
a6068fbda0 新主站发送逻辑 2024-10-09 17:37:15 +08:00
RuigeLee
58aecc043f led在PR为3时常亮 2024-09-26 10:38:50 +08:00
RuigeLee
753586a65e 正确锁住,丢包率大 2024-09-23 17:52:59 +08:00
RuigeLee
10b2e4c78f Revert "最后几个比特锁不住"
This reverts commit 97211f0962.
2024-09-23 17:40:35 +08:00
RuigeLee
97211f0962 最后几个比特锁不住 2024-09-23 17:40:23 +08:00
RuigeLee
833ad07525 采样头对齐问题,对齐哪个55和D5 2024-09-23 17:23:34 +08:00
RuigeLee
6750593b48 发送改用标志头锁时钟通道方案 2024-09-23 16:44:44 +08:00
RuigeLee
3c357b54e0 4倍频采3次 2024-09-20 14:55:43 +08:00
RuigeLee
1368e9037d CDR基本测试通过 2024-09-19 15:23:38 +08:00
RuigeLee
57c81d5cac CDRin编译通过 2024-09-12 17:48:50 +08:00
RuigeLee
ba6099608c CDR发送测试完成 2024-09-11 17:21:14 +08:00