Ruige Lee
|
55675b93c9
|
txfinish转换为txfinish，同频模式有效
加入发送接收中断
cdr模块例化代码规范化
|
2025-02-08 16:28:42 +08:00 |
|
Ruige Lee
|
1b4243b14d
|
FSMC模块
|
2025-02-08 15:46:49 +08:00 |
|
Ruige Lee
|
a00223ef8f
|
4个CDR上下行分离
|
2025-02-05 18:06:52 +08:00 |
|
Ruige Lee
|
313b7cc11b
|
增加CDR的约束定时器
|
2025-01-27 22:26:26 +08:00 |
|
Ruige Lee
|
b75e724948
|
加入外置CRC32_32
|
2025-01-24 16:01:10 +08:00 |
|
Ruige Lee (WSL)
|
33f2160365
|
修复错误位宽，加入islast
|
2025-01-17 16:21:46 +08:00 |
|
Ruige Lee (WSL)
|
bf0e345cc9
|
tl2cdr增加附带io
|
2025-01-16 17:57:44 +08:00 |
|
Ruige Lee
|
981b492a8b
|
接入TL2CDR
|
2025-01-10 15:25:10 +08:00 |
|
Ruige Lee (WSL)
|
134440812b
|
compile without tl2cdr
|
2025-01-09 19:10:07 +08:00 |
|
RuigeLee
|
1ea6ef2596
|
TL2CDR
|
2025-01-09 17:39:06 +08:00 |
|
RuigeLee
|
404c973671
|
使用4b/5b加跳变时钟选择法升级CDR
|
2025-01-09 17:21:10 +08:00 |
|
RuigeLee
|
780b3b00e7
|
DC改电平触发加打拍同步
|
2024-12-19 21:11:35 +08:00 |
|
RuigeLee
|
77365c59d9
|
让spi上行写入sram的数据保持稳定
|
2024-12-03 15:11:07 +08:00 |
|
RuigeLee
|
394854cdce
|
回去调spi模块，临时提交，后续需要审查
|
2024-12-02 15:00:03 +08:00 |
|
RuigeLee
|
2750a8e2f7
|
规范跨时钟保护，有效果
|
2024-11-12 17:52:36 +08:00 |
|
RuigeLee
|
392ebf902c
|
优先级mux引入了额外的一拍数据
|
2024-11-12 15:55:20 +08:00 |
|
RuigeLee
|
5d6151b2ac
|
清理代码
|
2024-11-05 11:13:36 +08:00 |
|
RuigeLee
|
b1c71b67a0
|
切换大块SRAM
|
2024-11-04 17:38:51 +08:00 |
|
RuigeLee
|
7754f6b64e
|
主站加入定时器，fifo被迫加大
|
2024-11-04 17:11:16 +08:00 |
|
RuigeLee
|
df175dc099
|
总线mux的bug修复
|
2024-11-04 16:47:01 +08:00 |
|
RuigeLee
|
4a219df882
|
删除发送错误标志，主站软件改C代码
|
2024-11-04 16:07:06 +08:00 |
|
RuigeLee
|
9fa54072f4
|
bug payload 12bits
总线握手条件
|
2024-11-04 14:39:26 +08:00 |
|
RuigeLee
|
983f9e771d
|
debug开始，cdrin优化后payloadlen加载错误
|
2024-11-01 18:09:16 +08:00 |
|
RuigeLee
|
65491c74f6
|
软件改完，开始测试
|
2024-11-01 17:07:35 +08:00 |
|
RuigeLee
|
08afdee8e3
|
Revert "放弃当拍握手策略"
This reverts commit 9c953d8963.
|
2024-11-01 16:01:39 +08:00 |
|
RuigeLee
|
9c953d8963
|
放弃当拍握手策略
|
2024-11-01 16:01:21 +08:00 |
|
RuigeLee
|
db5fe252d7
|
剪除tilelink接口，直接用mem
|
2024-11-01 14:53:52 +08:00 |
|
RuigeLee
|
b13a3b8aad
|
重新排地址空间，不要高地址
|
2024-10-31 18:02:29 +08:00 |
|
RuigeLee
|
46882b6b4d
|
缩减后面积已经满足要求，时序违例，主要集中在alu和访存接口
|
2024-10-31 17:38:12 +08:00 |
|
RuigeLee
|
20a52f2506
|
分时复用一个CDR
|
2024-10-31 15:12:32 +08:00 |
|
RuigeLee
|
69f3f0e66b
|
剪去部分指令，关闭计数器等宏定义
|
2024-10-31 15:10:11 +08:00 |
|
RuigeLee
|
82d99c4000
|
综合尝试，需要面积优化
|
2024-10-30 18:05:41 +08:00 |
|
RuigeLee
|
430bb94381
|
下行转发测试通过，差一个last设备启动上行
|
2024-10-30 17:11:59 +08:00 |
|
RuigeLee
|
498fa92a80
|
卡总线 发送正确
|
2024-10-30 10:24:22 +08:00 |
|
RuigeLee
|
9058337ffe
|
大小端对换，主站已经发出初始化包
|
2024-10-29 18:11:50 +08:00 |
|
RuigeLee
|
332fcf010d
|
主从联合仿真开始
|
2024-10-29 17:32:17 +08:00 |
|
RuigeLee
|
8068a31e77
|
加挂gpio编译
|
2024-10-29 10:43:48 +08:00 |
|
RuigeLee
|
7bcd0aaca0
|
启用中断，开始调中断软件
|
2024-10-28 18:01:25 +08:00 |
|
RuigeLee
|
ce18e90304
|
中断接入
|
2024-10-28 15:51:31 +08:00 |
|
RuigeLee
|
0ce1a08586
|
tlast以fifo为空判定，而不是txlen
|
2024-10-28 10:37:57 +08:00 |
|
RuigeLee
|
d8361401b5
|
优化core的tl接口，两拍握手，指令速度从5拍一条指令变为4拍一条指令
|
2024-10-28 10:37:08 +08:00 |
|
RuigeLee
|
78d54d2083
|
编译通过 仿真启动 请知悉 改处理器没有csr
|
2024-10-25 17:46:21 +08:00 |
|
RuigeLee
|
a751d34247
|
代码堆完，开始编译
|
2024-10-25 14:37:08 +08:00 |
|
RuigeLee
|
d1ce60daaf
|
成功插入黑盒
|
2024-10-25 10:51:36 +08:00 |
|
RuigeLee
|
59961b5f31
|
拷贝picorv32
|
2024-10-25 09:50:18 +08:00 |
|
RuigeLee
|
c2184795f2
|
cdr 转axi
|
2024-10-24 18:03:25 +08:00 |
|
RuigeLee
|
c6099dba70
|
Mst调试用屏蔽FSMC
|
2024-10-24 10:02:24 +08:00 |
|
RuigeLee
|
5d5fce6747
|
带布局布线策略可以通过时序
|
2024-10-23 11:41:24 +08:00 |
|
RuigeLee
|
77a43b438b
|
时序优化
|
2024-10-22 17:51:15 +08:00 |
|
RuigeLee
|
3c965678c8
|
优化时序，提前打拍
|
2024-10-22 17:30:30 +08:00 |
|