RuigeLee
|
7f85f14d92
|
每次初始化强制清除sync,trans,uni标志位
|
2024-05-23 13:45:15 +08:00 |
|
RuigeLee
|
67bfafd0df
|
错误写入SRAM争夺了SRAM控制权：CRC操作并入传输，CDR错误仅用上升沿触发
|
2024-05-23 13:44:19 +08:00 |
|
RuigeLee
|
cf76ef1595
|
寄存器空间优化
|
2024-05-21 19:37:00 +08:00 |
|
RuigeLee
|
e1f72eaaeb
|
大小端争议
|
2024-05-21 15:52:49 +08:00 |
|
RuigeLee
|
fa45f0fabc
|
使用DP替代上下行伪双端口SRAM
|
2024-05-21 15:07:39 +08:00 |
|
RuigeLee
|
aaf932ffd4
|
ebus拉到顶层
|
2024-05-16 20:02:03 +08:00 |
|
RuigeLee
|
370413db26
|
主机拆分cdr错误到独立寄存器
|
2024-05-14 20:58:31 +08:00 |
|
RuigeLee
|
d831cc2659
|
从机掉线处理
|
2024-04-17 19:09:25 +08:00 |
|
RuigeLee
|
d3a17e50c2
|
原功能保持不变，增加单播
|
2024-04-03 10:40:29 +08:00 |
|
RuigeLee
|
b599d885cf
|
代码清理
|
2024-03-28 15:15:20 +08:00 |
|
RuigeLee
|
00fb93f47b
|
寄存器空间换dp-sram完成
|
2024-03-28 15:09:48 +08:00 |
|
RuigeLee
|
eb47b3e94d
|
DP sram替代reg方案，未测试
|
2024-03-27 19:37:54 +08:00 |
|
RuigeLee
|
529e734306
|
操作类型使用1号寄存器标示，然后使用io触发
|
2024-03-27 14:36:03 +08:00 |
|
RuigeLee
|
bbabcb8549
|
使用测试IO上跳沿替代写有效的ctrlTransmit 写入，效果很好，可以认为，当前有问题的是寄存器写入
|
2024-03-21 19:08:34 +08:00 |
|
RuigeLee
|
b271a1c85f
|
用异步握手方式，提高了成功率，但还是有失败情形
|
2024-03-21 15:17:37 +08:00 |
|
RuigeLee
|
59103b6848
|
直接用IO信号判断，不用跳变沿，写更新需要改
|
2024-03-21 10:51:37 +08:00 |
|
RuigeLee
|
e53687e11d
|
FSMC直达sram
|
2024-03-21 10:43:57 +08:00 |
|
RuigeLee
|
a5eba8edcf
|
待数据全部返回再交出transmit权限
|
2024-03-20 16:01:14 +08:00 |
|
RuigeLee
|
d64fa778ae
|
允许修改从机寄存器访问个数
|
2024-03-20 16:00:42 +08:00 |
|
RuigeLee
|
63ec7859a6
|
修复slvnum无法写入问题
|
2024-03-20 14:35:56 +08:00 |
|
RuigeLee
|
02d2ef66b7
|
没有接入从机情况下，主机初始化将在600us超时
|
2024-03-20 11:51:33 +08:00 |
|
RuigeLee
|
8b44141214
|
拆分初始化，同步流程，交给软件控制
|
2024-03-20 11:41:43 +08:00 |
|
RuigeLee
|
5f61a4265e
|
产生初始化完成，传输完成，错误中断信号，宽度一个周期(10MHZ)
|
2024-03-20 10:26:31 +08:00 |
|
RuigeLee
|
8d97fff560
|
修复访问FSMC寄存器空间时 锁错data的问题，跟cpu adv宽度有关
|
2024-03-19 19:39:32 +08:00 |
|
RuigeLee
|
0ae44e5c68
|
FSMC写优化后通过
|
2024-03-18 20:01:43 +08:00 |
|
RuigeLee
|
a29c01c812
|
改变读写操作方式，从单次跳变变为持续操作
增加4号测试寄存器，实际地址为4<<1
|
2024-03-16 20:46:35 +08:00 |
|
RuigeLee
|
2b18de45e6
|
没有片选时，AD必须为高阻态
|
2024-03-16 20:45:12 +08:00 |
|
RuigeLee
|
ca60205abc
|
反转FSMC信号电平，尝试测试
|
2024-03-06 17:41:28 +08:00 |
|
RuigeLee
|
dba35faa6e
|
主机模拟FSMC模式不能背靠背传送，否则会出CRC以及CDR
|
2024-02-22 16:34:01 +08:00 |
|
RuigeLee
|
d729dfbe7e
|
FSMC跑测试
|
2024-01-09 17:48:23 +08:00 |
|
RuigeLee
|
d74a4754a7
|
FSMC重构，使用100MHZ过采样
|
2024-01-08 18:01:29 +08:00 |
|
RuigeLee
|
afd21f6913
|
临时调试修改，需要revert
|
2023-12-26 14:40:59 +08:00 |
|
RuigeLee
|
b098ca963e
|
test pass
|
2023-09-14 19:16:17 +08:00 |
|
RuigeLee
|
6fd836fc9c
|
new version
|
2023-09-12 17:51:32 +08:00 |
|
RuigeLee
|
05a905ac39
|
merge mirror read/write
|
2023-09-08 18:47:13 +08:00 |
|
RuigeLee
|
bf835014bc
|
16bit fsmc data; 16*2 reg, 100us
|
2023-09-08 16:37:31 +08:00 |
|
RuigeLee
|
145db92202
|
test pass
|
2023-08-31 17:39:12 +08:00 |
|
RuigeLee
|
d226487a5e
|
BUG FIX
|
2023-08-31 15:10:18 +08:00 |
|
RuigeLee
|
860e24ca99
|
check mst
|
2023-08-30 17:32:19 +08:00 |
|
RuigeLee
|
c0645cfe16
|
update sram; bug fixed; lvds failed
|
2023-08-23 19:32:41 +08:00 |
|
RuigeLee
|
589fc528a0
|
compile pass
|
2023-08-20 15:50:11 +08:00 |
|
Ruige Lee
|
f3a44f0b31
|
slv
|
2023-08-18 12:10:47 +00:00 |
|
RuigeLee
|
6fa2ef5f6e
|
porta
|
2023-08-16 22:25:30 +08:00 |
|
Ruige Lee
|
bbd0f0b887
|
sync
|
2023-08-16 06:12:49 +00:00 |
|
Ruige Lee
|
6c2f0b02f8
|
FSMC
|
2023-08-15 08:42:56 +00:00 |
|
RuigeLee
|
a041c7732a
|
over sample in spi
|
2023-08-07 10:15:56 +08:00 |
|
RuigeLee
|
24800cce9d
|
spi compile pass
|
2023-07-31 22:56:09 +08:00 |
|