Ruige Lee
|
84cbe46dfa
|
集合master 和slave 测试恢复
|
2025-04-27 16:56:35 +08:00 |
|
Ruige Lee
|
4f8ee9466c
|
临时切换
|
2025-04-27 14:56:07 +08:00 |
|
Ruige Lee
|
7b63b07408
|
现场基本恢复
|
2025-04-25 17:00:51 +08:00 |
|
Ruige Lee
|
dc67286e23
|
从站编译完成
|
2025-04-24 17:31:44 +08:00 |
|
Ruige Lee
|
4013e19eda
|
准备编译
|
2025-04-24 16:18:33 +08:00 |
|
Ruige Lee
|
a555302c71
|
SM sram化改造，探针改造，写接口
|
2025-04-23 17:57:38 +08:00 |
|
Ruige Lee
|
7afd4a1249
|
同步和probe写完
|
2025-04-22 17:32:05 +08:00 |
|
Ruige Lee
|
58eb3c0aed
|
处理顺序索引和同步
|
2025-04-21 18:48:29 +08:00 |
|
Ruige Lee
|
3277e76e19
|
接收SRAM指向SM单元
|
2025-04-17 15:16:42 +08:00 |
|
Ruige Lee
|
19a23c9b16
|
2k fifo抽出到顶层
|
2025-04-17 10:55:00 +08:00 |
|
Ruige Lee
|
4962e217dd
|
SM模块，即用4空位fifo控制的2KB fifo
|
2025-04-16 16:50:36 +08:00 |
|
Ruige Lee
|
9cd2e7732b
|
主站行为仅为axis到sram
|
2025-04-16 16:49:42 +08:00 |
|
Ruige Lee
|
80739a1feb
|
上行转发写入正确
|
2025-04-14 17:53:04 +08:00 |
|
Ruige Lee
|
95b7f7b476
|
下行写测试通过
|
2025-04-14 17:24:53 +08:00 |
|
Ruige Lee
|
4552cc05db
|
转发功能已经调通
|
2025-04-14 16:43:10 +08:00 |
|
Ruige Lee
|
00a7b0fe6e
|
基本功能单元编译通过，开始搭建测试环境校对流水线
|
2025-04-11 17:57:47 +08:00 |
|
Ruige Lee
|
dabfc86983
|
发送单元 接收单元代码收尾
|
2025-04-09 17:29:57 +08:00 |
|
Ruige Lee
|
d7b04710ae
|
框架开始收尾，协调流水线
|
2025-04-08 17:29:45 +08:00 |
|
Ruige Lee
|
e34338753a
|
从站收发框架已成
|
2025-04-07 17:39:44 +08:00 |
|
Ruige Lee
|
703ad172b8
|
下行报文载入寄存器
|
2025-04-05 09:27:15 +08:00 |
|
Ruige Lee
|
5bc63aaee2
|
建立从站状态机
|
2025-04-03 17:49:33 +08:00 |
|
Ruige Lee
|
658d0d1ea2
|
展开文件结构
|
2025-04-02 16:40:25 +08:00 |
|
Ruige Lee
|
6c6cce1222
|
CDRIn采样率改为8x，允许参数化
|
2025-04-02 15:44:32 +08:00 |
|
Ruige Lee
|
eec4d5c18a
|
高云FPGA：dout输出反相
|
2025-03-18 15:46:16 +08:00 |
|
Ruige Lee
|
3c63a7accc
|
高云FPGA：从站增加0.5s看门狗
|
2025-03-17 17:32:25 +08:00 |
|
Ruige Lee
|
a0799ae62f
|
高云FPGA:din16默认滤波参数修改
|
2025-03-12 18:06:05 +08:00 |
|
Ruige Lee
|
0612a99da2
|
高云FPGA：dout新检测特性；删除退役的版本
|
2025-03-12 17:36:10 +08:00 |
|
Ruige Lee
|
1da2747d44
|
开放第15页2~9地址
|
2025-03-11 10:19:24 +08:00 |
|
Ruige Lee
|
bcb1c8e8f3
|
修改指令编号
|
2025-03-04 14:45:31 +08:00 |
|
Ruige Lee
|
46cbd6edec
|
rxFifo bypass to txFifo
|
2025-03-04 12:01:47 +08:00 |
|
Ruige Lee
|
1c7eb4ce47
|
使用未使用4b/5b编码作为preamble
|
2025-03-04 10:58:59 +08:00 |
|
Ruige Lee
|
7f123244be
|
高云FPGA：SR寄存器高3bits开放使用
|
2025-02-28 10:52:07 +08:00 |
|
Ruige Lee
|
9937485831
|
bug修复：定义CDR清中断和中断到来同时发生的行为
|
2025-02-27 17:27:15 +08:00 |
|
Ruige Lee
|
b167d3affa
|
高云FPGA：SPI发送前2byte代码规范化修复
|
2025-02-26 17:27:16 +08:00 |
|
Ruige Lee
|
9a30c44250
|
高云FPGA模块：允许SPI搬运前两byte，有隐患否？
|
2025-02-26 15:40:18 +08:00 |
|
Ruige Lee
|
ea6ea66040
|
文件结构调整
|
2025-02-26 15:36:57 +08:00 |
|
Ruige Lee
|
598982cc95
|
加入中断寄存器，加入两个32bits寄存器
|
2025-02-20 19:04:30 +08:00 |
|
Ruige Lee (WSL)
|
522d7c19c6
|
try RoCC
hack 入，但io如何扇出到顶层？
Revert "hack 入，但io如何扇出到顶层？"
This reverts commit 04dd4dff462b8986d18d13ee7c6b3f17caad247c.
Revert "Revert "hack 入，但io如何扇出到顶层？""
This reverts commit a2fadc0e5524cd292ed245f1fbb5f4a688d95a1d.
CDRIN成功扇出
Rocc仿真环境
扇出RoCC请求返回的FIFO
Revert "扇出RoCC请求返回的FIFO"
This reverts commit c52777091403d300f19935df7b6de3d62c57430b.
RoCC请求返回FIFO使用FLOW模式
|
2025-02-20 15:29:04 +08:00 |
|
Ruige Lee
|
6eaaebafcc
|
fifo空间剩余
|
2025-02-12 16:50:07 +08:00 |
|
Ruige Lee
|
d7effd7543
|
修正tl2cdr status寄存器访问错误
|
2025-02-11 17:32:08 +08:00 |
|
Ruige Lee
|
ecff635e83
|
删除CDR中的硬件CDR
|
2025-02-11 15:17:02 +08:00 |
|
Ruige Lee
|
94acbfae03
|
对FSMC的外部IO仿真接线
|
2025-02-10 11:17:39 +08:00 |
|
|
|
fd74e07123
|
暂时屏蔽了fsmc两个诊断宏，便于调试；增加汇编代码，已经看到Tx0作为下行输出的波形了
|
2025-02-09 20:08:14 +08:00 |
|
Ruige Lee
|
55675b93c9
|
txfinish转换为txfinish，同频模式有效
加入发送接收中断
cdr模块例化代码规范化
|
2025-02-08 16:28:42 +08:00 |
|
Ruige Lee
|
1b4243b14d
|
FSMC模块
|
2025-02-08 15:46:49 +08:00 |
|
Ruige Lee
|
a00223ef8f
|
4个CDR上下行分离
|
2025-02-05 18:06:52 +08:00 |
|
Ruige Lee
|
313b7cc11b
|
增加CDR的约束定时器
|
2025-01-27 22:26:26 +08:00 |
|
Ruige Lee
|
b75e724948
|
加入外置CRC32_32
|
2025-01-24 16:01:10 +08:00 |
|
Ruige Lee (WSL)
|
33f2160365
|
修复错误位宽，加入islast
|
2025-01-17 16:21:46 +08:00 |
|
Ruige Lee (WSL)
|
bf0e345cc9
|
tl2cdr增加附带io
|
2025-01-16 17:57:44 +08:00 |
|
