|
|
4d853a29d7
|
增加了一个c语言查询版本的代码，便于沟通调试；如果编译C语言版本,Makefile中控制系统都采用rv32i的march编译即可。
|
2025-02-10 14:39:05 +08:00 |
|
|
|
6ab7cc4590
|
将测试目录下的原配置文件改为系统配置文件
|
2025-02-10 00:08:30 +08:00 |
|
|
|
9943b5c044
|
增加从站回环的代码，仅加了一个，但是仿真结果有错误，需要检查
|
2025-02-10 00:03:16 +08:00 |
|
|
|
fd74e07123
|
暂时屏蔽了fsmc两个诊断宏，便于调试；增加汇编代码，已经看到Tx0作为下行输出的波形了
|
2025-02-09 20:08:14 +08:00 |
|
|
|
6e72db048a
|
主站的代码使用最新的策略进行工作，可以编译，仿真有错误，尚未验证
|
2025-02-09 01:17:17 +08:00 |
|
|
|
8713ee0532
|
尚不明原因的造成了cpu的CoreID初始化错乱，导致了日志文件不能正常分离；简单粗暴地删除一个不想要的初始化语句，用以解决CoreID的错乱问题
|
2025-02-07 12:58:41 +08:00 |
|
|
|
e9f0653de5
|
增加代码，修正代码中的定义错误；测试cdr的CRC相关部分，尚未测试完全；代码正常运行
|
2025-02-03 23:49:50 +08:00 |
|
|
|
6b6258ffa9
|
增加代码，将从站代码也改成RV32E和RV32I混合编程的版本
|
2025-02-03 14:56:04 +08:00 |
|
|
|
2dc822da1b
|
进入中断，硬件自动禁用中断，出中断，自动开启中断，无需手动操作，删除对应的代码
|
2025-02-03 13:12:05 +08:00 |
|
|
|
a5d2f7e947
|
修正未能正确获取C语言全局变量地址的bug，代码正确运行
|
2025-02-03 12:13:17 +08:00 |
|
|
|
8b7dd6d9ff
|
增加注释；增加Makefile脚本，用于生成独立的cpu0~cpu3的仿真日志文件
|
2025-02-03 10:10:40 +08:00 |
|
|
|
ab506a0e37
|
增加测试代码，让整个主站的代码工作在RV32E的编译选项下，仅中断代码工作在RV32I的编译选项下，可以优化中断的速度。代码仅做备份，中断部分执行不正常
|
2025-02-03 07:51:54 +08:00 |
|
|
|
1ae3a395d8
|
增加代码，将主站的中断优化，只使用了4个寄存器用于中断的处理，缩减了处理的时间。通过对比优化前代码波形和优化后代码波形，代码应该是正确的
|
2025-02-02 20:19:19 +08:00 |
|
Ruige Lee
|
313b7cc11b
|
增加CDR的约束定时器
|
2025-01-27 22:26:26 +08:00 |
|
Ruige Lee
|
28e1f20abb
|
pwm默认触发中断，暂时删除pwm例化，软件中断号用宏定义
|
2025-01-27 22:25:39 +08:00 |
|
Ruige Lee
|
0d20af8297
|
规范化调整启动汇编，先初始化寄存器，再压栈，再开中断
|
2025-01-27 21:48:17 +08:00 |
|
Ruige Lee
|
b75e724948
|
加入外置CRC32_32
|
2025-01-24 16:01:10 +08:00 |
|
Ruige Lee
|
faf8abc29a
|
加入外设头文件，移动中断编号
|
2025-01-22 17:12:40 +08:00 |
|
Ruige Lee (WSL)
|
33f2160365
|
修复错误位宽，加入islast
|
2025-01-17 16:21:46 +08:00 |
|
Ruige Lee (WSL)
|
bf0e345cc9
|
tl2cdr增加附带io
|
2025-01-16 17:57:44 +08:00 |
|
Ruige Lee (WSL)
|
e54ddab4e2
|
写完软件需要加gpio
|
2025-01-16 16:34:48 +08:00 |
|
Ruige Lee
|
f63e3a831b
|
处理中断服务
|
2025-01-15 17:58:12 +08:00 |
|
RuigeLee
|
8236d45154
|
无法初始化sram
|
2025-01-15 15:44:29 +08:00 |
|
Ruige Lee
|
074321ae58
|
更新软件代码
|
2025-01-15 11:44:30 +08:00 |
|
Ruige Lee
|
f12bc41c52
|
tl2cdr api
|
2025-01-15 11:23:02 +08:00 |
|
Ruige Lee
|
65c9c746a2
|
链接地址到4kw，4rocket联合仿真
|
2025-01-15 11:21:44 +08:00 |
|
RuigeLee
|
394854cdce
|
回去调spi模块，临时提交，后续需要审查
|
2024-12-02 15:00:03 +08:00 |
|
RuigeLee
|
a1e389ecdc
|
汇编重写从站代码
|
2024-11-15 14:35:39 +08:00 |
|
RuigeLee
|
039249ae71
|
用于xilinx的SRAM代码更新
|
2024-11-14 17:10:54 +08:00 |
|
RuigeLee
|
9e0d0a4177
|
寄存器保护
|
2024-11-05 17:48:34 +08:00 |
|
RuigeLee
|
85457b581d
|
主站寄存器初始化
|
2024-11-05 16:52:16 +08:00 |
|
RuigeLee
|
f89f48f951
|
添加gpio测试，软件没有运行
|
2024-11-05 11:09:40 +08:00 |
|
RuigeLee
|
7754f6b64e
|
主站加入定时器，fifo被迫加大
|
2024-11-04 17:11:16 +08:00 |
|
RuigeLee
|
df175dc099
|
总线mux的bug修复
|
2024-11-04 16:47:01 +08:00 |
|
RuigeLee
|
4a219df882
|
删除发送错误标志，主站软件改C代码
|
2024-11-04 16:07:06 +08:00 |
|
RuigeLee
|
9fa54072f4
|
bug payload 12bits
总线握手条件
|
2024-11-04 14:39:26 +08:00 |
|
RuigeLee
|
983f9e771d
|
debug开始，cdrin优化后payloadlen加载错误
|
2024-11-01 18:09:16 +08:00 |
|
RuigeLee
|
65491c74f6
|
软件改完，开始测试
|
2024-11-01 17:07:35 +08:00 |
|
RuigeLee
|
20a52f2506
|
分时复用一个CDR
|
2024-10-31 15:12:32 +08:00 |
|
RuigeLee
|
21c34c4104
|
从站上行转发正确
|
2024-10-30 17:51:33 +08:00 |
|
RuigeLee
|
430bb94381
|
下行转发测试通过，差一个last设备启动上行
|
2024-10-30 17:11:59 +08:00 |
|
RuigeLee
|
498fa92a80
|
卡总线 发送正确
|
2024-10-30 10:24:22 +08:00 |
|
RuigeLee
|
9058337ffe
|
大小端对换，主站已经发出初始化包
|
2024-10-29 18:11:50 +08:00 |
|
RuigeLee
|
332fcf010d
|
主从联合仿真开始
|
2024-10-29 17:32:17 +08:00 |
|
RuigeLee
|
ff4508ec35
|
写了一部分软件
|
2024-10-29 15:08:45 +08:00 |
|
RuigeLee
|
683b6cad92
|
拆分主站从站软件
|
2024-10-29 11:21:04 +08:00 |
|
RuigeLee
|
57c6c15c29
|
中断模式软件完成
|
2024-10-29 09:33:29 +08:00 |
|
RuigeLee
|
7bcd0aaca0
|
启用中断，开始调中断软件
|
2024-10-28 18:01:25 +08:00 |
|
RuigeLee
|
c29ca8dd27
|
汇编模式建立
|
2024-10-28 15:51:12 +08:00 |
|
RuigeLee
|
126ea745fd
|
发送长度需要乘以4，增加轮询fifo是否已经填满
|
2024-10-28 10:38:34 +08:00 |
|
