|
|
d611a1644b
|
修改Makefile的模拟策略
|
2025-09-22 15:43:14 +08:00 |
|
|
|
8ed508f655
|
修改测试时钟偏差的仿真测试思路
|
2025-09-22 15:39:22 +08:00 |
|
|
|
5620be6b04
|
修改测试用例比对数据，以支持spi1/2/3
|
2025-09-22 14:28:23 +08:00 |
|
|
|
9530ede4e1
|
大部分测试用例通过
|
2025-09-22 13:12:28 +08:00 |
|
|
|
2c1627b215
|
修改测试用例,SPI/QSPI的测试用例应该过了
|
2025-09-22 00:58:34 +08:00 |
|
|
|
d19c7e8481
|
AQSPI测试用例base_tc08过不了,貌似是复位以后工作不正常
|
2025-09-19 18:06:34 +08:00 |
|
RuigeLee
|
9a93481b68
|
修复aqspi读操作时间点
|
2025-09-19 17:17:51 +08:00 |
|
RuigeLee
|
e45f407a1d
|
修改dataw_async的更新策略
|
2025-09-19 16:19:53 +08:00 |
|
RuigeLee
|
61897a3dd0
|
修正
|
2025-09-19 15:50:54 +08:00 |
|
RuigeLee
|
9b48306396
|
更新时序SPI
|
2025-09-19 15:41:02 +08:00 |
|
RuigeLee
|
9fdd360854
|
更新慢速qspi
|
2025-09-19 14:26:54 +08:00 |
|
|
|
fc8d43a4a3
|
修复代码中的错误
|
2025-09-19 01:58:01 +08:00 |
|
|
|
d1badd2363
|
修改代码的细节，经过测试，接口0x0不通过，0x1通过；0x2通过；0x3不通过
|
2025-09-19 00:47:29 +08:00 |
|
|
|
8112262d09
|
修改仿真的顶层文件，适配最新的spi，貌似还是不能工作
|
2025-09-19 00:08:52 +08:00 |
|
RuigeLee
|
2e19a95b92
|
建立双边沿采样Flip-Flop底层逻辑
|
2025-09-18 17:55:50 +08:00 |
|
RuigeLee
|
fb26a40061
|
修复同步QSPI使用csn异步复位
|
2025-09-18 15:23:57 +08:00 |
|
RuigeLee
|
a70cfbce8f
|
qSpi使用不同边沿采样
|
2025-09-18 15:23:11 +08:00 |
|
|
|
cb0423e5ed
|
增加用例的注释
|
2025-09-17 22:00:44 +08:00 |
|
|
|
0569733c44
|
Merge branch 'mp_eb_dev' into new_spi
|
2025-09-17 21:58:01 +08:00 |
|
|
|
db799c5622
|
增加代码，测试0xa的命令，方向正确，需要综合到FPGA平台上进一步测试。
|
2025-09-17 21:55:53 +08:00 |
|
RuigeLee
|
759218b570
|
修复微调方向
|
2025-09-17 17:29:19 +08:00 |
|
|
|
aa28113c07
|
增加0xa协议子报文的测试,因为与时间相关,测试范围还较窄,目前仅仅是冒烟测试,貌似是过关的.
|
2025-09-17 14:40:15 +08:00 |
|
RuigeLee
|
1e2fa0931d
|
编译通过
|
2025-09-17 11:07:34 +08:00 |
|
RuigeLee
|
21ffc1b58d
|
spi跨时钟域
|
2025-09-16 18:01:14 +08:00 |
|
RuigeLee
|
1dee4519bb
|
增加同步子报文A；验证关注点1）变化增量的正负方向 2）deltafinal修正前后跨越正负 3）前仿真的综合行为
|
2025-09-16 11:27:02 +08:00 |
|
RuigeLee
|
e83ba629b7
|
优化cdrsim模式
|
2025-09-15 17:47:31 +08:00 |
|
|
|
bffe4fcab1
|
makefile被覆盖,提交新的makefile
|
2025-09-15 16:58:34 +08:00 |
|
RuigeLee
|
2ecb547bc8
|
增加初版CDRIn方案
|
2025-09-15 15:31:39 +08:00 |
|
|
|
c9ece457e9
|
增加sim cdr clk的生成python文件,支持在Makefile中动态生成相位和时钟偏差
|
2025-09-15 09:09:35 +08:00 |
|
RuigeLee
|
958987ff6d
|
参数化cdrInSample，支持4相位
|
2025-09-11 18:57:58 +08:00 |
|
RuigeLee
|
99b9d9a72f
|
修复CDRIn的异步复位
|
2025-09-11 18:56:13 +08:00 |
|
RuigeLee
|
f42c9044d8
|
添加分频io
|
2025-09-11 15:50:38 +08:00 |
|
RuigeLee
|
d6ca17c75d
|
更新忽略文件
|
2025-09-11 15:17:12 +08:00 |
|
RuigeLee
|
ea7d91e9d3
|
检回编译文件
|
2025-09-11 15:15:47 +08:00 |
|
RuigeLee
|
45a77fca12
|
移除rocket-chip子仓库
|
2025-09-11 14:34:07 +08:00 |
|
RuigeLee
|
2c2898ae05
|
简化sbt工程结构，删除多余makefile选项
|
2025-09-11 14:30:58 +08:00 |
|
RuigeLee
|
26367fd63c
|
删除其它项目设计文件
|
2025-09-11 14:30:08 +08:00 |
|
Ruige
|
61d4f6fcf8
|
Merge branch 'mp_eb_dev' of github.com:whutddk/RISCV-MAC-SWICH into mp_eb_dev
|
2025-09-11 14:12:08 +08:00 |
|
RuigeLee
|
a24abbc098
|
回滚修改
|
2025-09-11 14:11:40 +08:00 |
|
|
|
de0f5223c4
|
增加新的测试用例以及相关的对比数据
|
2025-09-11 11:59:17 +08:00 |
|
RuigeLee
|
d46e06d5b0
|
代码整理
|
2025-09-11 11:50:58 +08:00 |
|
RuigeLee
|
2969cf70a1
|
取消3个寄存器只能配置一次的特性
|
2025-09-11 11:28:05 +08:00 |
|
Ruige
|
f0e5895505
|
Merge branch 'mp_eb_dev' of github.com:whutddk/RISCV-MAC-SWICH into mp_eb_dev
|
2025-09-11 11:02:24 +08:00 |
|
RuigeLee
|
68f3c2ac89
|
仅当sm为空时方可修改sm的触发长度，注意cnt=cPtr-rPtr，之前可能wPtr已经移动（可能撤销）
|
2025-09-11 11:01:50 +08:00 |
|
|
|
497c248507
|
增加新的寄存器测试用例
|
2025-09-11 10:36:30 +08:00 |
|
|
|
139035e79e
|
增加新的测试用例；错误恢复，增加对主站的对应的SM复位操作
|
2025-09-10 23:42:04 +08:00 |
|
RuigeLee
|
f700b11e84
|
latch使用主站offset校准后时间
|
2025-09-10 09:12:52 +08:00 |
|
|
|
47897f321b
|
修正测试用例
|
2025-09-10 00:53:55 +08:00 |
|
RuigeLee
|
e258cd4a6c
|
优化spi，更严谨
|
2025-09-09 18:06:14 +08:00 |
|
Ruige
|
ba04725e72
|
Revert "尝试跨时钟域QSPI，失败"
This reverts commit 5ccf101648.
|
2025-09-09 17:50:22 +08:00 |
|
