RuigeLee f3a35964f8 opt: tx/rx传输必须32比特对齐，不再支持非对齐操作

2023-09-27 16:31:56 +08:00

..

MAC.scala

bug: 异步复位信号缺失

2023-09-26 21:40:47 +08:00

MacBundle.scala

parameter, switch of diff slv bus

2023-07-04 15:40:51 +08:00

MacControl.scala

要求所有tx/rx时钟域异步复位

2023-09-25 14:18:27 +08:00

MacFifo.scala

wishbone test pass

2023-06-29 18:29:54 +08:00

MacRegisters.scala

要求所有tx/rx时钟域异步复位

2023-09-25 14:18:27 +08:00

MacRx.scala

要求所有tx/rx时钟域异步复位

2023-09-25 14:18:27 +08:00

MacSRAM.scala

wishbone test pass

2023-06-29 18:29:54 +08:00

MacStatus.scala

要求所有tx/rx时钟域异步复位

2023-09-25 14:18:27 +08:00

MacTilelink.scala

opt: tx/rx传输必须32比特对齐，不再支持非对齐操作

2023-09-27 16:31:56 +08:00

MacTx.scala

要求所有tx/rx时钟域异步复位

2023-09-25 14:18:27 +08:00

MII.scala

io merge

2023-07-04 14:26:24 +08:00

Parameters.scala

remove istilelink parameter

2023-07-11 17:45:32 +08:00

WithMac.scala

dma cache to sys-port

2023-09-20 11:17:30 +08:00