Ruige Lee
|
7d00c5c2a4
|
新中断特性
|
2025-05-30 15:15:46 +08:00 |
|
Ruige Lee
|
14832ac770
|
rplTimeStampTx寄存器在发送完成后清零，优先级最高
|
2025-05-29 10:28:41 +08:00 |
|
Ruige Lee
|
88e65fb364
|
低地址位宽推断错误修复
|
2025-05-27 15:25:46 +08:00 |
|
Ruige Lee
|
6b74a9eed5
|
master的 req延迟一拍，使得0x20寄存器可以修改的同时发起请求
|
2025-05-27 10:30:48 +08:00 |
|
Ruige Lee
|
370e6b119c
|
处理断言及状态机卡住问题，从这个版本开始，所有断言错误都应该处理；recParser的错误状态会触发5、6号不可屏蔽中断，软件需要清中断然后recParser恢复状态，cdrout溢出问题不再触发中断，该次传输将会发生至少两次错误
|
2025-05-26 11:52:40 +08:00 |
|
Ruige Lee
|
41f0b5b057
|
增加中断
|
2025-05-23 17:22:59 +08:00 |
|
Ruige Lee
|
bcc6528813
|
修复lvds方向的读
|
2025-05-23 15:20:01 +08:00 |
|
Ruige Lee
|
bc7cf31916
|
加入测试led方便FPGA测试，最终版请撤销本提交
|
2025-05-22 19:45:07 +08:00 |
|
Ruige Lee
|
688a8cc1bd
|
1、负负得正，spi方向让额外多读的一拍作为sm读取切换的延迟
2、修复错误的sm读切换地址mask
|
2025-05-22 19:43:49 +08:00 |
|
Ruige Lee
|
0e3178c9da
|
开放lvds对smtrigLen寄存器的写权限
|
2025-05-22 19:42:09 +08:00 |
|
Ruige Lee
|
944255978a
|
增加加密特性（未测试）
|
2025-05-22 16:53:42 +08:00 |
|
Ruige Lee
|
5e03cc4146
|
尝试修复读取数据错位问题
|
2025-05-22 10:16:00 +08:00 |
|
Ruige Lee
|
411f340eb0
|
修改索引号机制
|
2025-05-21 16:50:20 +08:00 |
|
Ruige Lee
|
72e725a11f
|
复位将在spi写操作0x40地址任意值后16拍触发，引出为外部输出io
|
2025-05-21 16:04:39 +08:00 |
|
Ruige Lee
|
f8712482ee
|
修复访问寄存器空间范围
|
2025-05-21 10:48:22 +08:00 |
|
Ruige Lee
|
8779d92790
|
拆分读写访问地址线，以优化时序
|
2025-05-21 10:28:36 +08:00 |
|
Ruige Lee
|
628fdf2a4a
|
开放0x180自定义寄存器区域，主从均可访问
|
2025-05-20 11:44:22 +08:00 |
|
Ruige Lee
|
cb30c29e07
|
移动smEnq/Deq addr寄存器，合并为len，删除txlength寄存器
|
2025-05-20 11:32:03 +08:00 |
|
Ruige Lee
|
1e606d28c2
|
SPI时序调整
|
2025-05-19 14:13:47 +08:00 |
|
RuigeLee
|
c4daca834c
|
spi读取胡乱修复，
|
2025-05-17 12:20:07 +08:00 |
|
Ruige Lee
|
df4f4f445b
|
同上
|
2025-05-16 20:17:49 +08:00 |
|
Ruige Lee
|
a0deb68fd6
|
调整busrate spisel encryptkey rpltimestamp的地址
开放localDevIndex的spi读权限
txlength，smenq/deq的形式仍然需要讨论，未修改
|
2025-05-16 20:17:02 +08:00 |
|
Ruige Lee
|
5c729658d1
|
开放链路寄存器给spi访问读取
|
2025-05-16 18:56:49 +08:00 |
|
Ruige Lee
|
58fbbdd1fc
|
同步脉冲模式测试通过
|
2025-05-16 16:05:38 +08:00 |
|
Ruige Lee
|
f20efe5b25
|
实现同步sync信号的产生，编译未过
|
2025-05-15 18:40:01 +08:00 |
|
Ruige Lee
|
f71b8553cb
|
sync包的定点替换 0x25寄存器
|
2025-05-15 14:57:58 +08:00 |
|
Ruige Lee
|
ed9bf22016
|
QSPI修正可用
|
2025-05-14 16:26:20 +08:00 |
|
Ruige Lee
|
2e186a8365
|
搭建QSPI
|
2025-05-13 18:03:22 +08:00 |
|
Ruige Lee
|
a39a15e1d0
|
spi拉通
|
2025-05-13 11:32:38 +08:00 |
|
Ruige Lee
|
afa1b9864f
|
执行第一个task块
|
2025-05-12 15:41:11 +08:00 |
|
Ruige Lee
|
e079103037
|
spi已经加入，操作必要寄存器已加入，编译通过，未开始测试
|
2025-05-09 17:44:54 +08:00 |
|
Ruige Lee
|
f05b61542c
|
SM主从统一
|
2025-05-09 16:11:18 +08:00 |
|
Ruige Lee
|
605f78c445
|
首先搭建spi接口（未编译），采样时钟与主系统时钟同步，影响SPI sck最高频率，注意辅助拍的影响
|
2025-05-08 17:43:10 +08:00 |
|
Ruige Lee
|
dc67286e23
|
从站编译完成
|
2025-04-24 17:31:44 +08:00 |
|
Ruige Lee
|
4013e19eda
|
准备编译
|
2025-04-24 16:18:33 +08:00 |
|
Ruige Lee
|
a555302c71
|
SM sram化改造，探针改造，写接口
|
2025-04-23 17:57:38 +08:00 |
|
Ruige Lee
|
9cd2e7732b
|
主站行为仅为axis到sram
|
2025-04-16 16:49:42 +08:00 |
|
Ruige Lee
|
00a7b0fe6e
|
基本功能单元编译通过，开始搭建测试环境校对流水线
|
2025-04-11 17:57:47 +08:00 |
|
Ruige Lee
|
658d0d1ea2
|
展开文件结构
|
2025-04-02 16:40:25 +08:00 |
|