|
|
bec9dc12c2
|
增加代码,调整了spi_1_to_4协议的时序,解决了部分bug
|
2026-02-14 09:04:55 +08:00 |
|
|
|
eabaa215bf
|
修正写入长度的代码,aqspi\bqspi的实际长度比写入/读取长度多1个字节
|
2026-02-09 16:20:08 +08:00 |
|
|
|
d3e2f2969c
|
修正spi协议开关的bug
|
2026-02-09 15:51:11 +08:00 |
|
|
|
9d01b626d2
|
增加测试代码，支持vqspi 4, bqspi 5
|
2026-02-07 10:45:58 +08:00 |
|
|
|
6d69760a4e
|
增加清除中断的代码,解决sync.tc5的运行不正常的问题
|
2026-02-03 18:20:48 +08:00 |
|
|
|
78810c5a5e
|
修正python生成包的顺序错误,导致硬件发包错误
|
2026-02-03 16:14:41 +08:00 |
|
|
|
a3ce7e7c70
|
发现同步的两个用例出现异常的CDROut axis overflow.
|
2026-02-03 08:26:48 +08:00 |
|
|
|
2071c89ea0
|
增加make testShin_vl的仿真选项,用以支持verilator的仿真;修改测试用例的数据
|
2026-02-02 10:46:26 +08:00 |
|
|
|
c952a32de3
|
修正测试用例里的代码错误,看波形应该是正确了
|
2026-01-29 17:10:17 +08:00 |
|
|
|
aac6e215d7
|
修改代码，QSPI的协议从四线改到了，1to4，测试代码也做了修改
|
2026-01-26 00:15:41 +08:00 |
|
|
|
e8f1d5b1f1
|
修改spitb clk, 可以测试cdr的偏移
|
2025-10-17 20:31:23 +08:00 |
|
|
|
220a5057ab
|
增加1个字节,简单的规避aqspi的csn被过早拉高的问题
|
2025-10-17 16:46:42 +08:00 |
|
|
|
580eee795f
|
增加中断显示WD触发的测试代码
|
2025-10-15 09:06:18 +08:00 |
|
|
|
ab63f567e4
|
对系统做回归，通过!
|
2025-10-14 23:45:48 +08:00 |
|
|
|
835485aae3
|
修复测试用例中的bug
|
2025-10-14 00:48:03 +08:00 |
|
|
|
80cf9ed40b
|
修改配套的测试用例和程序,默认上电使用8b10b
|
2025-10-13 15:56:03 +08:00 |
|
|
|
cb2ff01dc2
|
增加测试用例，wd17的测试尚有疑问
|
2025-10-12 23:55:56 +08:00 |
|
|
|
cb8e8d0984
|
增加新的测试用例
|
2025-10-11 19:54:34 +08:00 |
|
Ruige Lee
|
7bb64679f9
|
恢复is_busy操作时机
|
2025-10-11 09:49:03 +08:00 |
|
Ruige Lee
|
7e0fff91b7
|
调整仿真激励cs拉高时机
|
2025-10-10 15:24:25 +08:00 |
|
|
|
5cd5e41708
|
增加代码,测试看门狗0(主站+从站),测试看门狗17
|
2025-10-08 17:59:39 +08:00 |
|
|
|
8351243cda
|
sm0/sm2/sm4/sm6的读取都有问题,放开有问题的测试用例
|
2025-10-07 17:06:51 +08:00 |
|
|
|
ea7ca048c9
|
增加新的测试用例,测试看门狗
|
2025-10-07 17:02:01 +08:00 |
|
Ruige Lee (WSL)
|
21bc57e9a7
|
优化信号线命名negedge_sck
|
2025-10-01 08:41:43 +08:00 |
|
|
|
8f564c0146
|
增加代码,测试看门狗
|
2025-09-29 20:09:33 +08:00 |
|
|
|
879407934c
|
上传watchdog的测试用例
|
2025-09-29 11:11:15 +08:00 |
|
|
|
701f5c8432
|
修改spi接口的打印消息，和测试用例启用注释
|
2025-09-28 23:51:54 +08:00 |
|
|
|
1716ae1e04
|
增加cdr的配置选项，可以让cdr正常工作
|
2025-09-22 17:52:39 +08:00 |
|
|
|
8ed508f655
|
修改测试时钟偏差的仿真测试思路
|
2025-09-22 15:39:22 +08:00 |
|
|
|
5620be6b04
|
修改测试用例比对数据，以支持spi1/2/3
|
2025-09-22 14:28:23 +08:00 |
|
|
|
9530ede4e1
|
大部分测试用例通过
|
2025-09-22 13:12:28 +08:00 |
|
|
|
2c1627b215
|
修改测试用例,SPI/QSPI的测试用例应该过了
|
2025-09-22 00:58:34 +08:00 |
|
|
|
d19c7e8481
|
AQSPI测试用例base_tc08过不了,貌似是复位以后工作不正常
|
2025-09-19 18:06:34 +08:00 |
|
|
|
fc8d43a4a3
|
修复代码中的错误
|
2025-09-19 01:58:01 +08:00 |
|
|
|
d1badd2363
|
修改代码的细节，经过测试，接口0x0不通过，0x1通过；0x2通过；0x3不通过
|
2025-09-19 00:47:29 +08:00 |
|
|
|
8112262d09
|
修改仿真的顶层文件，适配最新的spi，貌似还是不能工作
|
2025-09-19 00:08:52 +08:00 |
|
|
|
cb0423e5ed
|
增加用例的注释
|
2025-09-17 22:00:44 +08:00 |
|
|
|
db799c5622
|
增加代码，测试0xa的命令，方向正确，需要综合到FPGA平台上进一步测试。
|
2025-09-17 21:55:53 +08:00 |
|
|
|
aa28113c07
|
增加0xa协议子报文的测试,因为与时间相关,测试范围还较窄,目前仅仅是冒烟测试,貌似是过关的.
|
2025-09-17 14:40:15 +08:00 |
|
|
|
c9ece457e9
|
增加sim cdr clk的生成python文件,支持在Makefile中动态生成相位和时钟偏差
|
2025-09-15 09:09:35 +08:00 |
|
RuigeLee
|
958987ff6d
|
参数化cdrInSample，支持4相位
|
2025-09-11 18:57:58 +08:00 |
|
|
|
de0f5223c4
|
增加新的测试用例以及相关的对比数据
|
2025-09-11 11:59:17 +08:00 |
|
|
|
497c248507
|
增加新的寄存器测试用例
|
2025-09-11 10:36:30 +08:00 |
|
|
|
139035e79e
|
增加新的测试用例；错误恢复，增加对主站的对应的SM复位操作
|
2025-09-10 23:42:04 +08:00 |
|
|
|
47897f321b
|
修正测试用例
|
2025-09-10 00:53:55 +08:00 |
|
|
|
58b65da129
|
增加8b10b的测试用例，并与4b5b共享测试用例
|
2025-09-09 01:21:02 +08:00 |
|
|
|
b51b56688a
|
调整异频异相时钟的测试参数
|
2025-09-08 23:41:59 +08:00 |
|
|
|
cc51f206de
|
修正clk仿真的代码，可以通过测试
|
2025-09-08 23:17:29 +08:00 |
|
Ruige
|
2b1f01274b
|
Merge branch 'mp_eb_dev' of github.com:whutddk/RISCV-MAC-SWICH into mp_eb_dev
|
2025-09-08 21:50:15 +08:00 |
|
RuigeLee
|
a6a546a0f9
|
完成对4b5b，8b10b的覆盖测试
|
2025-09-08 21:49:56 +08:00 |
|
