|
|
5448cfd23f
|
增加顶层的FPGA上的sync输出,修改测试用例
|
2025-08-11 18:04:46 +08:00 |
|
|
|
e107b39cb7
|
增加了新的测试事件寄存器组的代码
|
2025-08-06 13:00:36 +08:00 |
|
Ruige Lee
|
4919c357b3
|
FPGA顶层
|
2025-08-05 17:11:09 +08:00 |
|
|
|
03b63276b8
|
增加新的测试用例
|
2025-08-04 18:28:57 +08:00 |
|
Ruige Lee
|
77a037a17e
|
上传FPGA配置文件
|
2025-05-23 10:44:23 +08:00 |
|
RuigeLee
|
65491c74f6
|
软件改完，开始测试
|
2024-11-01 17:07:35 +08:00 |
|
RuigeLee
|
db5fe252d7
|
剪除tilelink接口，直接用mem
|
2024-11-01 14:53:52 +08:00 |
|
RuigeLee
|
69f3f0e66b
|
剪去部分指令，关闭计数器等宏定义
|
2024-10-31 15:10:11 +08:00 |
|
RuigeLee
|
7bcd0aaca0
|
启用中断，开始调中断软件
|
2024-10-28 18:01:25 +08:00 |
|
RuigeLee
|
78d54d2083
|
编译通过 仿真启动 请知悉 改处理器没有csr
|
2024-10-25 17:46:21 +08:00 |
|
RuigeLee
|
a751d34247
|
代码堆完，开始编译
|
2024-10-25 14:37:08 +08:00 |
|
RuigeLee
|
d1ce60daaf
|
成功插入黑盒
|
2024-10-25 10:51:36 +08:00 |
|
