RuigeLee
|
43369d87f7
|
增加控制码3个必选，3个可选
|
2026-07-28 17:28:49 +08:00 |
|
RuigeLee
|
6622bf1c73
|
增加在wsl1中对sbt2.0的支持
|
2026-07-28 16:10:01 +08:00 |
|
RuigeLee
|
db2e84c7f5
|
移除4b5b特性，只使用8b10b特性
|
2026-07-28 16:09:20 +08:00 |
|
|
|
259a4ab2af
|
更新fpga的顶层文件
|
2026-05-29 08:55:50 +08:00 |
|
|
|
39986b7039
|
增加resource代码,将spi多合一
|
2026-05-28 19:18:58 +08:00 |
|
RuigeLee
|
19cc932896
|
专利，文档
|
2026-05-12 17:31:36 +08:00 |
|
RuigeLee
|
a28c7076c6
|
双边沿逻辑编译成功，使用scala隐式转换语法
|
2026-04-17 17:04:01 +08:00 |
|
|
|
4aa6d705f6
|
备份模拟代码
|
2026-03-25 17:39:51 +08:00 |
|
|
|
578d515d3f
|
重新改写一下条件语句，结构上更清晰一些
|
2026-02-26 23:51:42 +08:00 |
|
|
|
57ab18a492
|
修正模拟代码，更精简的策略
|
2026-02-26 23:39:33 +08:00 |
|
|
|
b7fa4295cd
|
增加shin模拟代码,尚未完成
|
2026-02-26 18:10:39 +08:00 |
|
|
|
75880ab7cb
|
修正spi不能正常通讯的bug
|
2026-02-14 23:46:47 +08:00 |
|
RuigeLee
|
809c2db297
|
Merge branch 'dev/cleanup' of github.com:whutddk/RISCV-MAC-SWICH into dev/cleanup
|
2026-02-14 09:55:49 +08:00 |
|
RuigeLee
|
d50076f932
|
异步QSPI的方向控制挪到下降沿，时序逻辑控制
|
2026-02-14 09:55:24 +08:00 |
|
|
|
bec9dc12c2
|
增加代码,调整了spi_1_to_4协议的时序,解决了部分bug
|
2026-02-14 09:04:55 +08:00 |
|
RuigeLee
|
44b7aa2a5d
|
增加时序约束注释
|
2026-02-13 17:54:23 +08:00 |
|
RuigeLee
|
a46c7008b8
|
移动a/bqspi读的时序
|
2026-02-13 15:59:45 +08:00 |
|
RuigeLee
|
051dea4bda
|
上升沿采样，下降沿跳变，应该约束datar到exReg的时间
|
2026-02-13 12:57:01 +08:00 |
|
RuigeLee
|
318653f458
|
Merge branch 'dev/cleanup' of github.com:whutddk/RISCV-MAC-SWICH into dev/cleanup
|
2026-02-09 16:32:12 +08:00 |
|
RuigeLee
|
52a86fb622
|
bugfix:spicmd解析比特错误
|
2026-02-09 16:32:02 +08:00 |
|
RuigeLee
|
d59e2f0d46
|
bugfix:修改444模式bitsel的行为
|
2026-02-09 16:20:55 +08:00 |
|
|
|
eabaa215bf
|
修正写入长度的代码,aqspi\bqspi的实际长度比写入/读取长度多1个字节
|
2026-02-09 16:20:08 +08:00 |
|
|
|
d3e2f2969c
|
修正spi协议开关的bug
|
2026-02-09 15:51:11 +08:00 |
|
RuigeLee
|
40f559024f
|
bugfix: spisel的写入位宽扩大到3bit
|
2026-02-09 14:47:29 +08:00 |
|
|
|
9d01b626d2
|
增加测试代码，支持vqspi 4, bqspi 5
|
2026-02-07 10:45:58 +08:00 |
|
RuigeLee
|
41bb316926
|
增加144模式的同步异步qspi
|
2026-02-06 10:39:02 +08:00 |
|
RuigeLee
|
aa25ae5b6a
|
回滚spi_sel
|
2026-02-06 09:26:20 +08:00 |
|
RuigeLee
|
4e32742de8
|
Revert "面向对象方式拆分"
This reverts commit fb683c1b56.
|
2026-02-05 10:53:42 +08:00 |
|
RuigeLee
|
fb683c1b56
|
面向对象方式拆分
|
2026-02-05 10:53:33 +08:00 |
|
|
|
6d69760a4e
|
增加清除中断的代码,解决sync.tc5的运行不正常的问题
|
2026-02-03 18:20:48 +08:00 |
|
|
|
78810c5a5e
|
修正python生成包的顺序错误,导致硬件发包错误
|
2026-02-03 16:14:41 +08:00 |
|
RuigeLee
|
4cbd223786
|
修正bug IO三态门控制逻辑
进一步修正403e6bbb970333b5709e8d6232fa84b4fc0f4346 [403e6bb]
|
2026-02-03 15:04:02 +08:00 |
|
|
|
a3ce7e7c70
|
发现同步的两个用例出现异常的CDROut axis overflow.
|
2026-02-03 08:26:48 +08:00 |
|
RuigeLee
|
1dbac1b092
|
bugfix:写操作单线4线切换错误
|
2026-02-02 17:51:20 +08:00 |
|
RuigeLee
|
d3177164a9
|
bug修复，异步aqspi的读操作相关byteSel以及补充读取结果pingpong选择寄存器isAsyncRead
|
2026-02-02 17:44:25 +08:00 |
|
|
|
2071c89ea0
|
增加make testShin_vl的仿真选项,用以支持verilator的仿真;修改测试用例的数据
|
2026-02-02 10:46:26 +08:00 |
|
RuigeLee
|
ffb4db197d
|
修复sspi读丢失第一byte的问题
|
2026-02-02 09:43:07 +08:00 |
|
RuigeLee
|
7c47137db7
|
修改bug，addrr的自增byteSel和enr的byteSel
|
2026-01-29 17:46:15 +08:00 |
|
RuigeLee
|
403e6bbb97
|
修正bug IO三态门控制逻辑
|
2026-01-29 17:41:51 +08:00 |
|
|
|
c952a32de3
|
修正测试用例里的代码错误,看波形应该是正确了
|
2026-01-29 17:10:17 +08:00 |
|
RuigeLee
|
d0a0fe2836
|
调整同步spi的enw enr的byte数
|
2026-01-28 16:37:43 +08:00 |
|
|
|
aac6e215d7
|
修改代码，QSPI的协议从四线改到了，1to4，测试代码也做了修改
|
2026-01-26 00:15:41 +08:00 |
|
RuigeLee
|
8d18719587
|
同步采样spi改成1转4模式
|
2026-01-20 16:58:01 +08:00 |
|
RuigeLee
|
905c6b96cf
|
aqspi 部分转单线，注意datar_sync和dataw等或许需要增强约束
|
2026-01-19 17:28:27 +08:00 |
|
RuigeLee
|
a78b8edd1a
|
删除物间相关模拟寄存器
|
2026-01-15 14:24:24 +08:00 |
|
|
|
e8f1d5b1f1
|
修改spitb clk, 可以测试cdr的偏移
|
2025-10-17 20:31:23 +08:00 |
|
|
|
220a5057ab
|
增加1个字节,简单的规避aqspi的csn被过早拉高的问题
|
2025-10-17 16:46:42 +08:00 |
|
|
|
580eee795f
|
增加中断显示WD触发的测试代码
|
2025-10-15 09:06:18 +08:00 |
|
|
|
ab63f567e4
|
对系统做回归，通过!
|
2025-10-14 23:45:48 +08:00 |
|
|
|
835485aae3
|
修复测试用例中的bug
|
2025-10-14 00:48:03 +08:00 |
|
