RuigeLee
|
77da3d0507
|
同步校准+spi lvds写入确认
|
2025-09-03 19:08:48 +08:00 |
|
RuigeLee
|
1739cdb2a7
|
删除localpoint和localperoid和中断2
|
2025-09-03 19:08:48 +08:00 |
|
RuigeLee
|
6cf1e21774
|
SM除错使用commit指针策略，需要测试覆盖1）一个包中同时写入操作0~4个sm的1~4个元素后出错，是否对后续SM操作发生影响，2）尝试在SM空时读，尝试在SM满时写，是否会对后续提交操作产生影响 3）寄存器0x538记录的时间不会区分是否是错误包4）在前述多次复杂操作后寄存器0x301的计数是否正常 5）从spi侧写入是否正常 6）主站写入的包错误将不会判断
|
2025-09-03 18:04:10 +08:00 |
|
RuigeLee
|
32b73b8c93
|
lvds读取锁，暂时只锁了ebmmu，sync相关寄存器需要等分支合并
|
2025-09-03 16:26:58 +08:00 |
|
|
|
790216d6e9
|
修正复位电路
|
2025-09-03 16:21:37 +08:00 |
|
|
|
c14a3a5f4d
|
修改测试用例的bug
|
2025-09-03 16:02:00 +08:00 |
|
|
|
c88046b5eb
|
修改新的测试用例
|
2025-09-03 16:02:00 +08:00 |
|
Ruige Lee
|
5776b9a7ad
|
主站发送的应该是加了offset的timestamp（reco）；softreset应该同步后输入异步口
|
2025-09-03 15:51:28 +08:00 |
|
|
|
f0beaf1571
|
打开同步的测试用例
|
2025-09-03 12:51:28 +08:00 |
|
RuigeLee
|
c5d193a1bc
|
增加主站offset寄存器用于多个主站校准时间
|
2025-09-03 11:23:57 +08:00 |
|
|
|
c71f155de7
|
分个运行测试用例基本测试通过，先备份测试用例的新修改
|
2025-09-03 00:23:32 +08:00 |
|
RuigeLee
|
864a7d3d23
|
同步校准+spi lvds写入确认
|
2025-09-02 18:50:39 +08:00 |
|
RuigeLee
|
826b35b830
|
删除localpoint和localperoid和中断2
|
2025-09-02 17:18:25 +08:00 |
|
RuigeLee
|
cbd52792a5
|
所有寄存器均复位
|
2025-09-02 16:22:27 +08:00 |
|
Ruige Lee
|
a21d6eaf54
|
确认波形
|
2025-09-02 11:10:05 +08:00 |
|
|
|
10e0cd645c
|
增加测试代码
|
2025-09-02 09:21:25 +08:00 |
|
|
|
fd1f0d1536
|
增加新的测试用例，调整内部的延时。±176ppm测试通过，184ppm测试未通过，但差得字节数并不多，最终偏差大概在180ppm上下
|
2025-09-02 00:31:40 +08:00 |
|
|
|
43a0df6da7
|
增加200ppm的测试代码,200ppm测试没有通过,但160ppm/120ppm测试通过
|
2025-09-01 19:50:35 +08:00 |
|
|
|
cce1cf4179
|
增加测试用例,将频率差改到120ppm,测试未通过
|
2025-09-01 17:00:19 +08:00 |
|
|
|
0c9c52a57a
|
修复主分支下的multiclk产生的错误
|
2025-09-01 16:31:27 +08:00 |
|
|
|
08f602ab1b
|
合并通讯线路的交叉功能,为环网做准备
|
2025-09-01 16:18:25 +08:00 |
|
|
|
b8da95422e
|
修改测试用例, 80ppm通过
|
2025-09-01 16:12:37 +08:00 |
|
|
|
a5919e29c0
|
增加测试用例29
|
2025-08-30 14:55:25 +08:00 |
|
|
|
0bb9f89969
|
修正测试用例
|
2025-08-30 14:54:10 +08:00 |
|
|
|
25577a4d50
|
增加测试代码
|
2025-08-30 14:32:05 +08:00 |
|
|
|
0bcb947a2d
|
增加线路交叉的测试用例
|
2025-08-30 13:04:17 +08:00 |
|
|
|
17a6f5a3f8
|
增加测试用例
|
2025-08-29 17:20:40 +08:00 |
|
|
|
e9d412561e
|
增加频率差160ppm的测试代码
|
2025-08-29 16:45:11 +08:00 |
|
Ruige Lee
|
60eec33b2d
|
上下行交换特性
|
2025-08-29 15:37:29 +08:00 |
|
Ruige Lee
|
51d29f1dd7
|
Merge branch 'mp_eb_dev' into feature/dwupEx
|
2025-08-29 11:12:53 +08:00 |
|
Ruige Lee
|
1a01fa9d72
|
CDR仿真文件
|
2025-08-28 20:06:14 +08:00 |
|
Ruige Lee
|
08f74c6986
|
Merge branch 'feature/cdrSim' into mp_eb_dev
|
2025-08-28 20:04:30 +08:00 |
|
Ruige Lee
|
bbfc0322e9
|
增加CDR仿真例程
|
2025-08-28 20:03:42 +08:00 |
|
Ruige Lee
|
955fda6d05
|
spi优化
|
2025-08-28 18:00:20 +08:00 |
|
Ruige Lee
|
55ea876488
|
同上
|
2025-08-28 16:10:57 +08:00 |
|
Ruige Lee
|
659ab14fab
|
修改同步点调整逻辑
|
2025-08-28 15:53:17 +08:00 |
|
Ruige Lee
|
4b88e4937d
|
改时序
|
2025-08-28 15:51:17 +08:00 |
|
Ruige Lee
|
9bb59c350a
|
Revert "Revert "改命令""
This reverts commit a0320e1993.
|
2025-08-28 13:08:50 +08:00 |
|
Ruige Lee
|
a0320e1993
|
Revert "改命令"
This reverts commit ea7ef3c9f9.
|
2025-08-28 13:05:37 +08:00 |
|
Ruige Lee
|
ea7ef3c9f9
|
改命令
|
2025-08-28 13:05:17 +08:00 |
|
Ruige Lee
|
d4c793bf0b
|
修正同步宽度不能spi修改的问题
|
2025-08-28 11:07:57 +08:00 |
|
Ruige Lee
|
985407a8a4
|
新spi设计
|
2025-08-28 11:03:33 +08:00 |
|
|
|
6d6e07346b
|
增加主站的同步输出
|
2025-08-28 10:49:58 +08:00 |
|
Ruige Lee
|
f5336f1dc5
|
硬件错误中断捕捉边缘
|
2025-08-28 10:28:59 +08:00 |
|
|
|
4979a10a72
|
配置测试环境
|
2025-08-28 10:16:55 +08:00 |
|
|
|
39a3f01936
|
增加测试用例
|
2025-08-28 09:59:15 +08:00 |
|
Ruige Lee
|
706b9f17e5
|
FPGA测试通过
|
2025-08-27 17:06:31 +08:00 |
|
Ruige Lee
|
e44373ab83
|
校准时间
|
2025-08-27 16:31:17 +08:00 |
|
Ruige Lee
|
58ad17ce79
|
修复
|
2025-08-27 16:27:00 +08:00 |
|
Ruige Lee
|
a09ccef57f
|
缩短主从同步时间差
|
2025-08-27 16:05:20 +08:00 |
|
