保存合并后的测试解决方案,尚未完全验证

Makefile

@@ -53,6 +53,19 @@ testShin:
 	vvp  -N ./tb/build/shinTest.iverilog -lxt2 -fst || true
 	./tb/shinTest/check_testcase.py
 
+testShinClk:
+	./tb/shinTest/gen_pkt_clk.py
+	mkdir -p generated/log
+	rm -rf generated/log/*
+	iverilog -Wall  \
+	-o ./tb/build/shinTest_clk.iverilog  \
+	-y ./generated/shin \
+	-I ./generated/shin \
+	-D RANDOMIZE_REG_INIT \
+	./tb/shinTest/ShinTopSpiTb_clk.v 
+	vvp  -N ./tb/build/shinTest_clk.iverilog -lxt2 -fst || true
+	./tb/shinTest/check_testcase.py
+
 testCDR:
 	iverilog -Wall  \
 	-o ./tb/build/simCDR.iverilog  \
@@ -75,6 +88,9 @@ vcdFilter:
 vcdShin:
 	gtkwave ./tb/build/wave.vcd 1>/dev/null 2>&1 &
 
+vcdShinClk:
+	gtkwave ./tb/build/wave_clk.vcd 1>/dev/null 2>&1 &
+
 fstShin:
 	gtkwave ./tb/build/wave.fst 1>/dev/null 2>&1 &