Ruige Lee
f3916df37b
弃用高频率采样CDR的例化
Merge branch 'mp_eb_dev_多采样全表决' into mp_eb_dev
* mp_eb_dev_多采样全表决:
调整解锁条件为10个连续0
增加一个锁定可以暂时解决发送失败问题
滤波 表决 鉴相同时存在
enhance 要求先跨时钟，再进行后续表决
Revert "16相位改8相位"
16相位改8相位
bug: 16相位补充相 欠了一相
Revert "改6相位，从一个pll出，测试"
Revert "尝试3相位"
尝试3相位
改6相位，从一个pll出，测试
拉出测试IO
Revert "4多相位效果明显更好"
4多相位效果明显更好
16相位操作还是卡
# Conflicts:
# src/main/scala/backBoard/ebus/CDRIn.scala
2025-08-19 10:00:25 +08:00
..
2024-10-09 17:37:15 +08:00
2024-10-09 17:37:15 +08:00
2025-01-17 16:21:46 +08:00
2024-09-10 16:36:30 +08:00
2024-09-10 16:36:30 +08:00
2024-09-10 16:36:30 +08:00
2025-08-19 10:00:25 +08:00
2025-08-11 10:07:54 +08:00
2024-09-10 16:36:30 +08:00
2025-04-09 17:29:57 +08:00
2025-05-22 16:54:17 +08:00
2025-08-05 16:49:41 +08:00
2024-09-10 16:36:30 +08:00
2025-08-05 16:49:41 +08:00