Ruige Lee 827bbb2852 修复主站CRC校验逻辑（欠一拍）；增加22号寄存器，提示主站接收CRC错误

2025-08-19 15:19:21 +08:00

..

resources

增加顶层的FPGA上的sync输出,修改测试用例

2025-08-11 18:04:46 +08:00

scala

修复主站CRC校验逻辑（欠一拍）；增加22号寄存器，提示主站接收CRC错误

2025-08-19 15:19:21 +08:00

verilog

高云FPGA：dout新检测特性；删除退役的版本

2025-03-12 17:36:10 +08:00