|
|
78810c5a5e
|
修正python生成包的顺序错误,导致硬件发包错误
|
2026-02-03 16:14:41 +08:00 |
|
|
|
2071c89ea0
|
增加make testShin_vl的仿真选项,用以支持verilator的仿真;修改测试用例的数据
|
2026-02-02 10:46:26 +08:00 |
|
|
|
c952a32de3
|
修正测试用例里的代码错误,看波形应该是正确了
|
2026-01-29 17:10:17 +08:00 |
|
|
|
aac6e215d7
|
修改代码，QSPI的协议从四线改到了，1to4，测试代码也做了修改
|
2026-01-26 00:15:41 +08:00 |
|
|
|
220a5057ab
|
增加1个字节,简单的规避aqspi的csn被过早拉高的问题
|
2025-10-17 16:46:42 +08:00 |
|
Ruige Lee
|
7bb64679f9
|
恢复is_busy操作时机
|
2025-10-11 09:49:03 +08:00 |
|
Ruige Lee
|
7e0fff91b7
|
调整仿真激励cs拉高时机
|
2025-10-10 15:24:25 +08:00 |
|
Ruige Lee (WSL)
|
21bc57e9a7
|
优化信号线命名negedge_sck
|
2025-10-01 08:41:43 +08:00 |
|
|
|
701f5c8432
|
修改spi接口的打印消息，和测试用例启用注释
|
2025-09-28 23:51:54 +08:00 |
|
|
|
1716ae1e04
|
增加cdr的配置选项，可以让cdr正常工作
|
2025-09-22 17:52:39 +08:00 |
|
|
|
8ed508f655
|
修改测试时钟偏差的仿真测试思路
|
2025-09-22 15:39:22 +08:00 |
|
|
|
9530ede4e1
|
大部分测试用例通过
|
2025-09-22 13:12:28 +08:00 |
|
|
|
2c1627b215
|
修改测试用例,SPI/QSPI的测试用例应该过了
|
2025-09-22 00:58:34 +08:00 |
|
|
|
fc8d43a4a3
|
修复代码中的错误
|
2025-09-19 01:58:01 +08:00 |
|
|
|
d1badd2363
|
修改代码的细节，经过测试，接口0x0不通过，0x1通过；0x2通过；0x3不通过
|
2025-09-19 00:47:29 +08:00 |
|
|
|
8112262d09
|
修改仿真的顶层文件，适配最新的spi，貌似还是不能工作
|
2025-09-19 00:08:52 +08:00 |
|
|
|
47897f321b
|
修正测试用例
|
2025-09-10 00:53:55 +08:00 |
|
|
|
73b773e286
|
对顶层文件中的错误修改,使得仿真可以正常运行
|
2025-09-08 18:51:41 +08:00 |
|
|
|
fa1327aa5f
|
修改测试用例数据,回归通过
|
2025-09-08 18:25:05 +08:00 |
|
Ruige
|
43b70e674c
|
Merge branch 'mp_eb_dev' of github.com:whutddk/RISCV-MAC-SWICH into mp_eb_dev
|
2025-09-08 17:10:09 +08:00 |
|
RuigeLee
|
1d5a257b58
|
Merge branch 'mp_eb_dev' into feature/syncSpi
# Conflicts:
# src/main/scala/backBoard/shin/SpiInterface.scala
|
2025-09-08 17:07:10 +08:00 |
|
|
|
9c43daf51e
|
为多相位模拟增加命令行,增加8b10b切换的测试
|
2025-09-08 16:47:30 +08:00 |
|
|
|
a63e14e6f6
|
增加代码,1.仿真了最多202个从站,功能正常;2.测试了读写\广播等操作
|
2025-09-08 13:12:18 +08:00 |
|
|
|
1958f196f5
|
修改测试方案
|
2025-09-07 07:37:34 +08:00 |
|
|
|
8a7e4981fb
|
将vcs仿真流程修正得更好
|
2025-09-07 00:10:57 +08:00 |
|
|
|
9b5848e1d7
|
将波形输出改为fst格式
|
2025-09-06 17:50:17 +08:00 |
|
|
|
0c76190720
|
整理测试用例
|
2025-09-06 15:51:04 +08:00 |
|
RuigeLee
|
d5523eaa46
|
Merge branch 'feature/clk3_shift_allow' into mp_eb_dev
# Conflicts:
# src/main/scala/backBoard/ebus/CDRIn.scala
# tb/shinTest/ShinTopSpiTb.v
# tb/shinTest/gen_pkt.py
# tb/shinTest/testcase/base.py
# tb/shinTest/testcase/environment.py
|
2025-09-05 16:01:52 +08:00 |
|
|
|
34b7576f15
|
解决了base.tc27的中断清除问题
|
2025-09-03 19:08:48 +08:00 |
|
Ruige Lee
|
6c56499f82
|
主站发送的应该是加了offset的timestamp（reco）；softreset应该同步后输入异步口
|
2025-09-03 19:08:48 +08:00 |
|
Ruige Lee
|
a21d6eaf54
|
确认波形
|
2025-09-02 11:10:05 +08:00 |
|
|
|
10e0cd645c
|
增加测试代码
|
2025-09-02 09:21:25 +08:00 |
|
|
|
fd1f0d1536
|
增加新的测试用例，调整内部的延时。±176ppm测试通过，184ppm测试未通过，但差得字节数并不多，最终偏差大概在180ppm上下
|
2025-09-02 00:31:40 +08:00 |
|
|
|
43a0df6da7
|
增加200ppm的测试代码,200ppm测试没有通过,但160ppm/120ppm测试通过
|
2025-09-01 19:50:35 +08:00 |
|
|
|
cce1cf4179
|
增加测试用例,将频率差改到120ppm,测试未通过
|
2025-09-01 17:00:19 +08:00 |
|
|
|
0c9c52a57a
|
修复主分支下的multiclk产生的错误
|
2025-09-01 16:31:27 +08:00 |
|
|
|
b8da95422e
|
修改测试用例, 80ppm通过
|
2025-09-01 16:12:37 +08:00 |
|
|
|
25577a4d50
|
增加测试代码
|
2025-08-30 14:32:05 +08:00 |
|
|
|
17a6f5a3f8
|
增加测试用例
|
2025-08-29 17:20:40 +08:00 |
|
|
|
e9d412561e
|
增加频率差160ppm的测试代码
|
2025-08-29 16:45:11 +08:00 |
|
Ruige Lee
|
4b88e4937d
|
改时序
|
2025-08-28 15:51:17 +08:00 |
|
|
|
79f29a1d7e
|
修正自动添加从站设备的测试用例
|
2025-08-25 17:50:01 +08:00 |
|
|
|
b7f5fe5749
|
1.增加测试用例；2.增加自动生成从站数量的代码，可更改成任意的从站数量
|
2025-08-25 00:32:52 +08:00 |
|
|
|
eb4c46a310
|
调整wd测试用例
|
2025-08-22 07:08:59 +08:00 |
|
|
|
4bdd1fd0ef
|
进一步参数化代码
|
2025-08-16 18:52:02 +08:00 |
|
|
|
0978a5d72b
|
进一步参数化代码
|
2025-08-16 18:46:19 +08:00 |
|
|
|
be792e000a
|
将代码参数化,便于代码自动化生成
|
2025-08-16 18:38:50 +08:00 |
|
|
|
12a142bf2e
|
修改了默认的接口，部分测试用例以及接口代码，需要修改。
|
2025-08-13 00:30:21 +08:00 |
|
|
|
89937759cf
|
增加QSPI状况下的配置代码
|
2025-08-12 18:32:28 +08:00 |
|
Ruige Lee
|
24cbc2723c
|
接死仿真顶层的输入，防止亚稳态
|
2025-08-11 17:04:39 +08:00 |
|
