Ruige Lee
|
1e606d28c2
|
SPI时序调整
|
2025-05-19 14:13:47 +08:00 |
|
|
|
d5db786a32
|
修改测试用例
|
2025-05-19 08:32:05 +08:00 |
|
|
|
4cbfb98612
|
增加测试用例的输出信息与访问数据信息
|
2025-05-17 12:44:16 +08:00 |
|
|
|
4ccc427fa7
|
修正顺序地址的检查输出
|
2025-05-17 12:35:44 +08:00 |
|
|
|
131d90c996
|
合并spi的最新修改
|
2025-05-17 12:27:31 +08:00 |
|
|
|
2f8be794c0
|
修正SPI的读错误，尚未测试通过
|
2025-05-17 12:22:32 +08:00 |
|
RuigeLee
|
c4daca834c
|
spi读取胡乱修复，
|
2025-05-17 12:20:07 +08:00 |
|
|
|
3acebc0a84
|
调整用例的打印输出；调整嗅探包的测试用例
|
2025-05-16 19:50:24 +08:00 |
|
|
|
eb6e5f5195
|
修正测试用例的输出格式，同时检查打印的时间点与波形间的关系，确认没有误差
|
2025-05-16 18:49:00 +08:00 |
|
|
|
d96760f8f5
|
增加测试用例
|
2025-05-16 18:07:22 +08:00 |
|
Ruige Lee
|
0a772e4efc
|
脉冲电平spi清零测试完成
|
2025-05-16 16:42:07 +08:00 |
|
Ruige Lee
|
58fbbdd1fc
|
同步脉冲模式测试通过
|
2025-05-16 16:05:38 +08:00 |
|
Ruige Lee
|
f71b8553cb
|
sync包的定点替换 0x25寄存器
|
2025-05-15 14:57:58 +08:00 |
|
Ruige Lee
|
ed9bf22016
|
QSPI修正可用
|
2025-05-14 16:26:20 +08:00 |
|
Ruige Lee
|
fb8bc91947
|
暂时改回4倍采样以实现FPGA逻辑
|
2025-05-13 17:05:38 +08:00 |
|
Ruige Lee
|
51f941a8a6
|
spi 成功触发主机发送
|
2025-05-13 10:31:35 +08:00 |
|
Ruige Lee
|
20b94fbe44
|
测试改逻辑电路实现，明天重新调
|
2025-05-12 19:52:30 +08:00 |
|
Ruige Lee
|
afa1b9864f
|
执行第一个task块
|
2025-05-12 15:41:11 +08:00 |
|
