RuigeLee
|
d46e06d5b0
|
代码整理
|
2025-09-11 11:50:58 +08:00 |
|
RuigeLee
|
4a21e4b2ba
|
修复接线错误
|
2025-09-06 23:02:10 +08:00 |
|
RuigeLee
|
ff7aba38ad
|
拆分CDRIn为采样部分和axis部分；调整层次结构，仅将cdrInSample放在顶层；放置3组CDRInSample，使用寄存器选择
|
2025-09-06 11:07:41 +08:00 |
|
RuigeLee
|
ac118289b2
|
修复语法错误
|
2025-09-05 19:30:35 +08:00 |
|
RuigeLee
|
4bc5e2927e
|
修改key策略
|
2025-09-05 17:15:04 +08:00 |
|
RuigeLee
|
adb1d9c1c8
|
4b5b 8b10b接线完成
|
2025-09-05 12:55:32 +08:00 |
|
RuigeLee
|
6cf1e21774
|
SM除错使用commit指针策略，需要测试覆盖1）一个包中同时写入操作0~4个sm的1~4个元素后出错，是否对后续SM操作发生影响，2）尝试在SM空时读，尝试在SM满时写，是否会对后续提交操作产生影响 3）寄存器0x538记录的时间不会区分是否是错误包4）在前述多次复杂操作后寄存器0x301的计数是否正常 5）从spi侧写入是否正常 6）主站写入的包错误将不会判断
|
2025-09-03 18:04:10 +08:00 |
|
RuigeLee
|
cbd52792a5
|
所有寄存器均复位
|
2025-09-02 16:22:27 +08:00 |
|
Ruige Lee
|
60eec33b2d
|
上下行交换特性
|
2025-08-29 15:37:29 +08:00 |
|
Ruige Lee
|
9773752cc8
|
上下行交换特性
|
2025-08-27 15:55:09 +08:00 |
|
Ruige Lee
|
fa3ba57f32
|
spi写pll寄存器信号拉到顶层
|
2025-08-27 15:20:43 +08:00 |
|
Ruige Lee
|
4b90a2c9bd
|
CDR拉到顶层
|
2025-08-26 17:52:23 +08:00 |
|
Ruige Lee
|
72fe230200
|
尝试把CDR提到顶层
|
2025-08-26 10:30:12 +08:00 |
|