Commit Graph

33 Commits

Author SHA1 Message Date
78810c5a5e 修正python生成包的顺序错误,导致硬件发包错误 2026-02-03 16:14:41 +08:00
Ruige Lee (WSL)
21bc57e9a7 优化信号线命名negedge_sck 2025-10-01 08:41:43 +08:00
9530ede4e1 大部分测试用例通过 2025-09-22 13:12:28 +08:00
2c1627b215 修改测试用例,SPI/QSPI的测试用例应该过了 2025-09-22 00:58:34 +08:00
8112262d09 修改仿真的顶层文件,适配最新的spi,貌似还是不能工作 2025-09-19 00:08:52 +08:00
cb0423e5ed 增加用例的注释 2025-09-17 22:00:44 +08:00
db799c5622 增加代码,测试0xa的命令,方向正确,需要综合到FPGA平台上进一步测试。 2025-09-17 21:55:53 +08:00
aa28113c07 增加0xa协议子报文的测试,因为与时间相关,测试范围还较窄,目前仅仅是冒烟测试,貌似是过关的. 2025-09-17 14:40:15 +08:00
497c248507 增加新的寄存器测试用例 2025-09-11 10:36:30 +08:00
47897f321b 修正测试用例 2025-09-10 00:53:55 +08:00
58b65da129 增加8b10b的测试用例,并与4b5b共享测试用例 2025-09-09 01:21:02 +08:00
34b7576f15 解决了base.tc27的中断清除问题 2025-09-03 19:08:48 +08:00
11c6a613c7 修改测试用例的bug 2025-09-03 19:08:48 +08:00
8f19b20926 合并修改 2025-09-03 19:08:48 +08:00
c71f155de7 分个运行测试用例基本测试通过,先备份测试用例的新修改 2025-09-03 00:23:32 +08:00
6d6e07346b 增加主站的同步输出 2025-08-28 10:49:58 +08:00
4979a10a72 配置测试环境 2025-08-28 10:16:55 +08:00
39a3f01936 增加测试用例 2025-08-28 09:59:15 +08:00
c69acb4bf0 sync不能工作,已确认,需要检查代码 2025-08-26 20:35:21 +08:00
dc67fee68e 增加新的测试用例,仿真实际中的情况 2025-08-22 18:07:17 +08:00
46f0ba9e19 增加新的测试用例,测试通过 2025-08-13 16:10:58 +08:00
26e4426565 根据讨论,主站由于不能屏蔽嗅探包带来的线路影响;考虑在嗅探包之后补一个广播包;然后再进行同步.同时,在有多个子包的情况下,同步包应放到最开始. 2025-08-13 15:46:45 +08:00
361170cc64 增加新测试用例 2025-08-13 13:34:34 +08:00
f20604892a 增加sync下的测试用例 2025-08-13 09:23:38 +08:00
12a142bf2e 修改了默认的接口,部分测试用例以及接口代码,需要修改。 2025-08-13 00:30:21 +08:00
dc96f16e45 增加代码清0统计寄存器 2025-08-05 11:27:13 +08:00
952d2c4355 为SYNC测试用例增加清除中断\设置中断的代码 2025-08-05 11:02:30 +08:00
f6605413ea 整理sync的测试用例 2025-08-05 10:56:40 +08:00
5566d35f1e 修正测试用例 2025-08-05 10:00:46 +08:00
594c8d70d9 增加代码,调试sync测试用例 2025-08-04 19:19:08 +08:00
9bfb5f919e 备份代码,尚未测试,实现全自动化生成verilog测试代码 2025-08-02 15:59:42 +08:00
9cf5346b3d 初步实现python生成测试用例,并挂接.v文件,无需手工写.v文件 2025-07-30 22:59:06 +08:00
4266c4355f 测试用例分散到各个文件中去,避免一个文件过大 2025-07-30 15:50:16 +08:00