RuigeLee
|
9c56c611e2
|
修改芯片码
|
2024-05-11 17:21:05 +08:00 |
|
RuigeLee
|
b264f729b4
|
DC 同步功能； 基于IO的下级从机热插入
|
2024-05-11 14:57:42 +08:00 |
|
RuigeLee
|
451763301d
|
Revert "使用外部分频器，面积没有变化"
This reverts commit bfa432a471.
|
2024-05-09 11:39:44 +08:00 |
|
RuigeLee
|
bfa432a471
|
使用外部分频器，面积没有变化
|
2024-05-09 11:39:13 +08:00 |
|
RuigeLee
|
27f6a09314
|
Din16需要修改滤波方案
|
2024-04-07 10:30:02 +08:00 |
|
RuigeLee
|
bbabcb8549
|
使用测试IO上跳沿替代写有效的ctrlTransmit 写入，效果很好，可以认为，当前有问题的是寄存器写入
|
2024-03-21 19:08:34 +08:00 |
|
RuigeLee
|
5f61a4265e
|
产生初始化完成，传输完成，错误中断信号，宽度一个周期(10MHZ)
|
2024-03-20 10:26:31 +08:00 |
|
RuigeLee
|
ca60205abc
|
反转FSMC信号电平，尝试测试
|
2024-03-06 17:41:28 +08:00 |
|
RuigeLee
|
ea226e913a
|
输出IO扩展为16个
|
2024-03-06 17:10:51 +08:00 |
|
RuigeLee
|
dba35faa6e
|
主机模拟FSMC模式不能背靠背传送，否则会出CRC以及CDR
|
2024-02-22 16:34:01 +08:00 |
|
RuigeLee
|
d729dfbe7e
|
FSMC跑测试
|
2024-01-09 17:48:23 +08:00 |
|
RuigeLee
|
d74a4754a7
|
FSMC重构，使用100MHZ过采样
|
2024-01-08 18:01:29 +08:00 |
|
RuigeLee
|
afd21f6913
|
临时调试修改，需要revert
|
2023-12-26 14:40:59 +08:00 |
|
RuigeLee
|
40b558d3a2
|
sync
|
2023-09-15 15:36:44 +08:00 |
|
RuigeLee
|
b098ca963e
|
test pass
|
2023-09-14 19:16:17 +08:00 |
|
RuigeLee
|
6fd836fc9c
|
new version
|
2023-09-12 17:51:32 +08:00 |
|
Ruige Lee (WSL)
|
cead446356
|
io merge
|
2023-08-22 17:50:31 +08:00 |
|
Ruige Lee (WSL)
|
44e8999ab0
|
switch from 4k to 2k
|
2023-08-22 15:32:01 +08:00 |
|
RuigeLee
|
a3ce58fb94
|
add fpga top
|
2023-08-21 21:14:43 +08:00 |
|