|
|
2071c89ea0
|
增加make testShin_vl的仿真选项,用以支持verilator的仿真;修改测试用例的数据
|
2026-02-02 10:46:26 +08:00 |
|
|
|
9530ede4e1
|
大部分测试用例通过
|
2025-09-22 13:12:28 +08:00 |
|
|
|
c9ece457e9
|
增加sim cdr clk的生成python文件,支持在Makefile中动态生成相位和时钟偏差
|
2025-09-15 09:09:35 +08:00 |
|
|
|
58b65da129
|
增加8b10b的测试用例，并与4b5b共享测试用例
|
2025-09-09 01:21:02 +08:00 |
|
|
|
fa1327aa5f
|
修改测试用例数据,回归通过
|
2025-09-08 18:25:05 +08:00 |
|
|
|
0f33da4085
|
更新测试数据
|
2025-09-06 19:07:10 +08:00 |
|
|
|
b856a171aa
|
增加测试用例，测试SM的错误回退特性
|
2025-09-04 06:50:15 +08:00 |
|
|
|
34b7576f15
|
解决了base.tc27的中断清除问题
|
2025-09-03 19:08:48 +08:00 |
|
|
|
c71f155de7
|
分个运行测试用例基本测试通过，先备份测试用例的新修改
|
2025-09-03 00:23:32 +08:00 |
|
|
|
1fe1959f8c
|
增加新的测试用例,测试sync寄存器组的时间读取,以免发生进位错误
|
2025-08-26 17:35:46 +08:00 |
|
|
|
ba1cd4e637
|
更新测试用例的数据,通过回归测试
|
2025-08-20 23:25:04 +08:00 |
|
|
|
12a142bf2e
|
修改了默认的接口，部分测试用例以及接口代码，需要修改。
|
2025-08-13 00:30:21 +08:00 |
|
|
|
21778191f0
|
增加测试用例的结果数据
|
2025-08-10 10:38:13 +08:00 |
|
