diff --git a/tb/sw/src/MstMain.c b/tb/sw/src/MstMain.c
index 199a25e..d4e4b56 100644
--- a/tb/sw/src/MstMain.c
+++ b/tb/sw/src/MstMain.c
@@ -10,6 +10,12 @@ volatile uint32_t *plic_priority_4   = (uint32_t*)( 0xc000000U + 0X000004 * 4);
 volatile uint32_t *plic_priority_5   = (uint32_t*)( 0xc000000U + 0X000004 * 5);
 volatile uint32_t *plic_priority_6   = (uint32_t*)( 0xc000000U + 0X000004 * 6);
 
+volatile uint32_t *plic_priority_TxEnd   = (uint32_t*)( 0xc000000U + 0X000004 * CDR_INT_TXEND);
+volatile uint32_t *plic_priority_RxError = (uint32_t*)( 0xc000000U + 0X000004 * CDR_INT_RXERROR);
+volatile uint32_t *plic_priority_RxStart = (uint32_t*)( 0xc000000U + 0X000004 * CDR_INT_RXSTART);
+volatile uint32_t *plic_priority_RxEnd   = (uint32_t*)( 0xc000000U + 0X000004 * CDR_INT_RXEND);
+
+
 volatile uint32_t *plic_priority_18   = (uint32_t*)( 0xc000000U + 0X000004 * 18);
 volatile uint32_t *plic_priority_19   = (uint32_t*)( 0xc000000U + 0X000004 * 19);
 volatile uint32_t *plic_priority_20   = (uint32_t*)( 0xc000000U + 0X000004 * 20);
@@ -35,13 +41,13 @@ void plic_handle(){
     uint32_t claim = *plic_claim;
 
 
-	if( claim == 18 ){
+	if( claim == CDR_INT_TXEND ){
 		flag_intTxEnd = 1;
-	} else if( claim == 19 ){
+	} else if( claim == CDR_INT_RXERROR ){
 		flag_intRxError = 1;
-	} else if( claim == 20 ){
+	} else if( claim == CDR_INT_RXSTART ){
 		flag_intRxStart = 1;
-	} else if( claim == 21 ){
+	} else if( claim == CDR_INT_RXEND ){
 		flag_intRxEnd = 1;
 	}
 
@@ -82,20 +88,20 @@ void main()
 
 	uint32_t led = 0;
 
-	*plic_enable_0_31 = 1 << 18 | 1 << 19 | 1 << 20 | 1 << 21;
-	*plic_priority_18 = 1;
-	*plic_priority_19 = 1;
-	*plic_priority_20 = 1;
-	*plic_priority_21 = 1;
+	*plic_enable_0_31 = 1 << CDR_INT_TXEND | 1 << CDR_INT_RXERROR | 1 << CDR_INT_RXSTART | 1 << CDR_INT_RXEND;
+	*plic_priority_TxEnd   = 1;
+	*plic_priority_RxError = 1;
+	*plic_priority_RxStart = 1;
+	*plic_priority_RxEnd   = 1;
 	*plic_threshold_0 = 0;
 
 	{//再写一次实现延迟，等从机的复位完成
-		*plic_enable_0_31 = 1 << 18 | 1 << 19 | 1 << 20 | 1 << 21;
-		*plic_priority_18 = 1;
-		*plic_priority_19 = 1;
-		*plic_priority_20 = 1;
-		*plic_priority_21 = 1;
-		*plic_threshold_0 = 0;		
+		*plic_enable_0_31 = 1 << CDR_INT_TXEND | 1 << CDR_INT_RXERROR | 1 << CDR_INT_RXSTART | 1 << CDR_INT_RXEND;
+		*plic_priority_TxEnd   = 1;
+		*plic_priority_RxError = 1;
+		*plic_priority_RxStart = 1;
+		*plic_priority_RxEnd   = 1;
+		*plic_threshold_0 = 0;	
 	}
 
 
diff --git a/tb/sw/src/SlvMain.c b/tb/sw/src/SlvMain.c
index ed0b3ca..1dcfd7a 100644
--- a/tb/sw/src/SlvMain.c
+++ b/tb/sw/src/SlvMain.c
@@ -5,11 +5,19 @@
 // #include "timer.h"
 #include "tl2cdr.h"
 
+
+
+
 volatile uint32_t *plic_priority_3   = (uint32_t*)( 0xc000000U + 0X000004 * 3);
 volatile uint32_t *plic_priority_4   = (uint32_t*)( 0xc000000U + 0X000004 * 4);
 volatile uint32_t *plic_priority_5   = (uint32_t*)( 0xc000000U + 0X000004 * 5);
 volatile uint32_t *plic_priority_6   = (uint32_t*)( 0xc000000U + 0X000004 * 6);
 
+volatile uint32_t *plic_priority_TxEnd   = (uint32_t*)( 0xc000000U + 0X000004 * CDR_INT_TXEND);
+volatile uint32_t *plic_priority_RxError = (uint32_t*)( 0xc000000U + 0X000004 * CDR_INT_RXERROR);
+volatile uint32_t *plic_priority_RxStart = (uint32_t*)( 0xc000000U + 0X000004 * CDR_INT_RXSTART);
+volatile uint32_t *plic_priority_RxEnd   = (uint32_t*)( 0xc000000U + 0X000004 * CDR_INT_RXEND);
+
 volatile uint32_t *plic_priority_18   = (uint32_t*)( 0xc000000U + 0X000004 * 18);
 volatile uint32_t *plic_priority_19   = (uint32_t*)( 0xc000000U + 0X000004 * 19);
 volatile uint32_t *plic_priority_20   = (uint32_t*)( 0xc000000U + 0X000004 * 20);
@@ -35,13 +43,13 @@ void plic_handle(){
     uint32_t claim = *plic_claim;
 
 
-	if( claim == 18 ){
+	if( claim == CDR_INT_TXEND ){
 		flag_intTxEnd = 1;
-	} else if( claim == 19 ){
+	} else if( claim == CDR_INT_RXERROR ){
 		flag_intRxError = 1;
-	} else if( claim == 20 ){
+	} else if( claim == CDR_INT_RXSTART ){
 		flag_intRxStart = 1;
-	} else if( claim == 21 ){
+	} else if( claim == CDR_INT_RXEND ){
 		flag_intRxEnd = 1;
 	}
 
@@ -79,11 +87,11 @@ void main()
 	register uint32_t isLast;
 	register uint32_t flag;
 
-	*plic_enable_0_31 = 1 << 18 | 1 << 19 | 1 << 20 | 1 << 21;
-	*plic_priority_18 = 1;
-	*plic_priority_19 = 1;
-	*plic_priority_20 = 1;
-	*plic_priority_21 = 1;
+	*plic_enable_0_31 = 1 << CDR_INT_TXEND | 1 << CDR_INT_RXERROR | 1 << CDR_INT_RXSTART | 1 << CDR_INT_RXEND;
+	*plic_priority_TxEnd   = 1;
+	*plic_priority_RxError = 1;
+	*plic_priority_RxStart = 1;
+	*plic_priority_RxEnd   = 1;
 	*plic_threshold_0 = 0;
 
 
diff --git a/tb/sw/tl2cdr/tl2cdr.h b/tb/sw/tl2cdr/tl2cdr.h
index 8442b09..5d90aa6 100644
--- a/tb/sw/tl2cdr/tl2cdr.h
+++ b/tb/sw/tl2cdr/tl2cdr.h
@@ -26,6 +26,12 @@
 #define CDR_ReadTxCrc      0x24
 #define CDR_ReadRxCrc      0x28
 
+#define CDR_INT_TXEND   14
+#define CDR_INT_RXERROR 15
+#define CDR_INT_RXSTART 16
+#define CDR_INT_RXEND   17
+
+
 extern volatile uint32_t *cdr_status = (uint32_t*)( TL2CDR_BASE + CDR_ReadStatus ); //read
 extern volatile uint32_t *cdr_txLen  = (uint32_t*)( TL2CDR_BASE + CDR_WriteTxLen ); //write
 extern volatile uint32_t *cdr_txFifo = (uint32_t*)( TL2CDR_BASE + CDR_WriteTxFifo ); //write
diff --git a/tb/verilator/SimTop.v b/tb/verilator/SimTop.v
index 08a1501..3bb0639 100644
--- a/tb/verilator/SimTop.v
+++ b/tb/verilator/SimTop.v
@@ -169,10 +169,10 @@ ExampleRocketSystem s_rocket_mst(
   .uart_0_txd(),
   .uart_0_rxd(1'b0),
 
-  .pwm_0_gpio_0(),
-  .pwm_0_gpio_1(),
-  .pwm_0_gpio_2(),
-  .pwm_0_gpio_3(),
+  // .pwm_0_gpio_0(),
+  // .pwm_0_gpio_1(),
+  // .pwm_0_gpio_2(),
+  // .pwm_0_gpio_3(),
 
   .spi_0_sck(),
   .spi_0_dq_0_i(1'b0),
@@ -262,6 +262,132 @@ ExampleRocketSystem s_rocket_slv0(
   .mmio_ahb_0_hmaster(),
   .mmio_ahb_0_hsplit(16'b0),
 
+
+  .gpio_0_pins_0_i_ival(gpio_i[0]),  //输入
+  .gpio_0_pins_0_i_po(1'b0),    //
+  .gpio_0_pins_0_o_oval(gpio_o[0]),  //输出
+  .gpio_0_pins_0_o_oe(),    //输出使能
+  .gpio_0_pins_0_o_ie(),    //输入使能
+  .gpio_0_pins_0_o_pue(),   //上拉使能
+  .gpio_0_pins_0_o_ds(),    //驱动强度
+  .gpio_0_pins_0_o_ps(),    //驱动速率？
+  .gpio_0_pins_0_o_ds1(),   //驱动强度？
+  .gpio_0_pins_0_o_poe(),   //Nandtree enable
+
+  .gpio_0_pins_1_i_ival(gpio_i[1]),
+  .gpio_0_pins_1_i_po(1'b0),
+  .gpio_0_pins_1_o_oval(gpio_o[1]),
+  .gpio_0_pins_1_o_oe(),
+  .gpio_0_pins_1_o_ie(),
+  .gpio_0_pins_1_o_pue(),
+  .gpio_0_pins_1_o_ds(),
+  .gpio_0_pins_1_o_ps(),
+  .gpio_0_pins_1_o_ds1(),
+  .gpio_0_pins_1_o_poe(),
+
+  .gpio_0_pins_2_i_ival(gpio_i[2]),
+  .gpio_0_pins_2_i_po(1'b0),
+  .gpio_0_pins_2_o_oval(gpio_o[2]),
+  .gpio_0_pins_2_o_oe(),
+  .gpio_0_pins_2_o_ie(),
+  .gpio_0_pins_2_o_pue(),
+  .gpio_0_pins_2_o_ds(),
+  .gpio_0_pins_2_o_ps(),
+  .gpio_0_pins_2_o_ds1(),
+  .gpio_0_pins_2_o_poe(),
+
+  .gpio_0_pins_3_i_ival(gpio_i[3]),
+  .gpio_0_pins_3_i_po(1'b0),
+  .gpio_0_pins_3_o_oval(gpio_o[3]),
+  .gpio_0_pins_3_o_oe(),
+  .gpio_0_pins_3_o_ie(),
+  .gpio_0_pins_3_o_pue(),
+  .gpio_0_pins_3_o_ds(),
+  .gpio_0_pins_3_o_ps(),
+  .gpio_0_pins_3_o_ds1(),
+  .gpio_0_pins_3_o_poe(),
+
+  .gpio_0_pins_4_i_ival(gpio_i[4]),
+  .gpio_0_pins_4_i_po(1'b0),
+  .gpio_0_pins_4_o_oval(gpio_o[4]),
+  .gpio_0_pins_4_o_oe(),
+  .gpio_0_pins_4_o_ie(),
+  .gpio_0_pins_4_o_pue(),
+  .gpio_0_pins_4_o_ds(),
+  .gpio_0_pins_4_o_ps(),
+  .gpio_0_pins_4_o_ds1(),
+  .gpio_0_pins_4_o_poe(),
+
+  .gpio_0_pins_5_i_ival(gpio_i[5]),
+  .gpio_0_pins_5_i_po(1'b0),
+  .gpio_0_pins_5_o_oval(gpio_o[5]),
+  .gpio_0_pins_5_o_oe(),
+  .gpio_0_pins_5_o_ie(),
+  .gpio_0_pins_5_o_pue(),
+  .gpio_0_pins_5_o_ds(),
+  .gpio_0_pins_5_o_ps(),
+  .gpio_0_pins_5_o_ds1(),
+  .gpio_0_pins_5_o_poe(),
+
+  .gpio_0_pins_6_i_ival(gpio_i[6]),
+  .gpio_0_pins_6_i_po(1'b0),
+  .gpio_0_pins_6_o_oval(gpio_o[6]),
+  .gpio_0_pins_6_o_oe(),
+  .gpio_0_pins_6_o_ie(),
+  .gpio_0_pins_6_o_pue(),
+  .gpio_0_pins_6_o_ds(),
+  .gpio_0_pins_6_o_ps(),
+  .gpio_0_pins_6_o_ds1(),
+  .gpio_0_pins_6_o_poe(),
+
+  .gpio_0_pins_7_i_ival(gpio_i[7]),
+  .gpio_0_pins_7_i_po(1'b0),
+  .gpio_0_pins_7_o_oval(gpio_o[7]),
+  .gpio_0_pins_7_o_oe(),
+  .gpio_0_pins_7_o_ie(),
+  .gpio_0_pins_7_o_pue(),
+  .gpio_0_pins_7_o_ds(),
+  .gpio_0_pins_7_o_ps(),
+  .gpio_0_pins_7_o_ds1(),
+  .gpio_0_pins_7_o_poe(),
+
+  .uart_0_txd(),
+  .uart_0_rxd(1'b0),
+
+  // .pwm_0_gpio_0(),
+  // .pwm_0_gpio_1(),
+  // .pwm_0_gpio_2(),
+  // .pwm_0_gpio_3(),
+
+  .spi_0_sck(),
+  .spi_0_dq_0_i(1'b0),
+  .spi_0_dq_0_o(),
+  .spi_0_dq_0_ie(),
+  .spi_0_dq_0_oe(),
+  .spi_0_dq_1_i(1'b0),
+  .spi_0_dq_1_o(),
+  .spi_0_dq_1_ie(),
+  .spi_0_dq_1_oe(),
+  .spi_0_dq_2_i(1'b0),
+  .spi_0_dq_2_o(),
+  .spi_0_dq_2_ie(),
+  .spi_0_dq_2_oe(),
+  .spi_0_dq_3_i(1'b0),
+  .spi_0_dq_3_o(),
+  .spi_0_dq_3_ie(),
+  .spi_0_dq_3_oe(),
+  .spi_0_cs_0(),
+  .spi_0_cs_1(),
+  .spi_0_cs_2(),
+  .spi_0_cs_3(),
+
+  .i2c_0_scl_in(1'b0),
+  .i2c_0_scl_out(),
+  .i2c_0_scl_oe(),
+  .i2c_0_sda_in(1'b0),
+  .i2c_0_sda_out(),
+  .i2c_0_sda_oe(),
+
   .interrupts(2'b0),
 
   .cdrio_overCLK(clk400),
@@ -322,6 +448,132 @@ ExampleRocketSystem s_rocket_slv1(
   .mmio_ahb_0_hmaster(),
   .mmio_ahb_0_hsplit(16'b0),
 
+
+  .gpio_0_pins_0_i_ival(gpio_i[0]),  //输入
+  .gpio_0_pins_0_i_po(1'b0),    //
+  .gpio_0_pins_0_o_oval(gpio_o[0]),  //输出
+  .gpio_0_pins_0_o_oe(),    //输出使能
+  .gpio_0_pins_0_o_ie(),    //输入使能
+  .gpio_0_pins_0_o_pue(),   //上拉使能
+  .gpio_0_pins_0_o_ds(),    //驱动强度
+  .gpio_0_pins_0_o_ps(),    //驱动速率？
+  .gpio_0_pins_0_o_ds1(),   //驱动强度？
+  .gpio_0_pins_0_o_poe(),   //Nandtree enable
+
+  .gpio_0_pins_1_i_ival(gpio_i[1]),
+  .gpio_0_pins_1_i_po(1'b0),
+  .gpio_0_pins_1_o_oval(gpio_o[1]),
+  .gpio_0_pins_1_o_oe(),
+  .gpio_0_pins_1_o_ie(),
+  .gpio_0_pins_1_o_pue(),
+  .gpio_0_pins_1_o_ds(),
+  .gpio_0_pins_1_o_ps(),
+  .gpio_0_pins_1_o_ds1(),
+  .gpio_0_pins_1_o_poe(),
+
+  .gpio_0_pins_2_i_ival(gpio_i[2]),
+  .gpio_0_pins_2_i_po(1'b0),
+  .gpio_0_pins_2_o_oval(gpio_o[2]),
+  .gpio_0_pins_2_o_oe(),
+  .gpio_0_pins_2_o_ie(),
+  .gpio_0_pins_2_o_pue(),
+  .gpio_0_pins_2_o_ds(),
+  .gpio_0_pins_2_o_ps(),
+  .gpio_0_pins_2_o_ds1(),
+  .gpio_0_pins_2_o_poe(),
+
+  .gpio_0_pins_3_i_ival(gpio_i[3]),
+  .gpio_0_pins_3_i_po(1'b0),
+  .gpio_0_pins_3_o_oval(gpio_o[3]),
+  .gpio_0_pins_3_o_oe(),
+  .gpio_0_pins_3_o_ie(),
+  .gpio_0_pins_3_o_pue(),
+  .gpio_0_pins_3_o_ds(),
+  .gpio_0_pins_3_o_ps(),
+  .gpio_0_pins_3_o_ds1(),
+  .gpio_0_pins_3_o_poe(),
+
+  .gpio_0_pins_4_i_ival(gpio_i[4]),
+  .gpio_0_pins_4_i_po(1'b0),
+  .gpio_0_pins_4_o_oval(gpio_o[4]),
+  .gpio_0_pins_4_o_oe(),
+  .gpio_0_pins_4_o_ie(),
+  .gpio_0_pins_4_o_pue(),
+  .gpio_0_pins_4_o_ds(),
+  .gpio_0_pins_4_o_ps(),
+  .gpio_0_pins_4_o_ds1(),
+  .gpio_0_pins_4_o_poe(),
+
+  .gpio_0_pins_5_i_ival(gpio_i[5]),
+  .gpio_0_pins_5_i_po(1'b0),
+  .gpio_0_pins_5_o_oval(gpio_o[5]),
+  .gpio_0_pins_5_o_oe(),
+  .gpio_0_pins_5_o_ie(),
+  .gpio_0_pins_5_o_pue(),
+  .gpio_0_pins_5_o_ds(),
+  .gpio_0_pins_5_o_ps(),
+  .gpio_0_pins_5_o_ds1(),
+  .gpio_0_pins_5_o_poe(),
+
+  .gpio_0_pins_6_i_ival(gpio_i[6]),
+  .gpio_0_pins_6_i_po(1'b0),
+  .gpio_0_pins_6_o_oval(gpio_o[6]),
+  .gpio_0_pins_6_o_oe(),
+  .gpio_0_pins_6_o_ie(),
+  .gpio_0_pins_6_o_pue(),
+  .gpio_0_pins_6_o_ds(),
+  .gpio_0_pins_6_o_ps(),
+  .gpio_0_pins_6_o_ds1(),
+  .gpio_0_pins_6_o_poe(),
+
+  .gpio_0_pins_7_i_ival(gpio_i[7]),
+  .gpio_0_pins_7_i_po(1'b0),
+  .gpio_0_pins_7_o_oval(gpio_o[7]),
+  .gpio_0_pins_7_o_oe(),
+  .gpio_0_pins_7_o_ie(),
+  .gpio_0_pins_7_o_pue(),
+  .gpio_0_pins_7_o_ds(),
+  .gpio_0_pins_7_o_ps(),
+  .gpio_0_pins_7_o_ds1(),
+  .gpio_0_pins_7_o_poe(),
+
+  .uart_0_txd(),
+  .uart_0_rxd(1'b0),
+
+  // .pwm_0_gpio_0(),
+  // .pwm_0_gpio_1(),
+  // .pwm_0_gpio_2(),
+  // .pwm_0_gpio_3(),
+
+  .spi_0_sck(),
+  .spi_0_dq_0_i(1'b0),
+  .spi_0_dq_0_o(),
+  .spi_0_dq_0_ie(),
+  .spi_0_dq_0_oe(),
+  .spi_0_dq_1_i(1'b0),
+  .spi_0_dq_1_o(),
+  .spi_0_dq_1_ie(),
+  .spi_0_dq_1_oe(),
+  .spi_0_dq_2_i(1'b0),
+  .spi_0_dq_2_o(),
+  .spi_0_dq_2_ie(),
+  .spi_0_dq_2_oe(),
+  .spi_0_dq_3_i(1'b0),
+  .spi_0_dq_3_o(),
+  .spi_0_dq_3_ie(),
+  .spi_0_dq_3_oe(),
+  .spi_0_cs_0(),
+  .spi_0_cs_1(),
+  .spi_0_cs_2(),
+  .spi_0_cs_3(),
+
+  .i2c_0_scl_in(1'b0),
+  .i2c_0_scl_out(),
+  .i2c_0_scl_oe(),
+  .i2c_0_sda_in(1'b0),
+  .i2c_0_sda_out(),
+  .i2c_0_sda_oe(),
+
   .interrupts(2'b0),
 
   .cdrio_overCLK(clk400),
@@ -382,6 +634,132 @@ ExampleRocketSystem s_rocket_slv2(
   .mmio_ahb_0_hmaster(),
   .mmio_ahb_0_hsplit(16'b0),
 
+
+  .gpio_0_pins_0_i_ival(gpio_i[0]),  //输入
+  .gpio_0_pins_0_i_po(1'b0),    //
+  .gpio_0_pins_0_o_oval(gpio_o[0]),  //输出
+  .gpio_0_pins_0_o_oe(),    //输出使能
+  .gpio_0_pins_0_o_ie(),    //输入使能
+  .gpio_0_pins_0_o_pue(),   //上拉使能
+  .gpio_0_pins_0_o_ds(),    //驱动强度
+  .gpio_0_pins_0_o_ps(),    //驱动速率？
+  .gpio_0_pins_0_o_ds1(),   //驱动强度？
+  .gpio_0_pins_0_o_poe(),   //Nandtree enable
+
+  .gpio_0_pins_1_i_ival(gpio_i[1]),
+  .gpio_0_pins_1_i_po(1'b0),
+  .gpio_0_pins_1_o_oval(gpio_o[1]),
+  .gpio_0_pins_1_o_oe(),
+  .gpio_0_pins_1_o_ie(),
+  .gpio_0_pins_1_o_pue(),
+  .gpio_0_pins_1_o_ds(),
+  .gpio_0_pins_1_o_ps(),
+  .gpio_0_pins_1_o_ds1(),
+  .gpio_0_pins_1_o_poe(),
+
+  .gpio_0_pins_2_i_ival(gpio_i[2]),
+  .gpio_0_pins_2_i_po(1'b0),
+  .gpio_0_pins_2_o_oval(gpio_o[2]),
+  .gpio_0_pins_2_o_oe(),
+  .gpio_0_pins_2_o_ie(),
+  .gpio_0_pins_2_o_pue(),
+  .gpio_0_pins_2_o_ds(),
+  .gpio_0_pins_2_o_ps(),
+  .gpio_0_pins_2_o_ds1(),
+  .gpio_0_pins_2_o_poe(),
+
+  .gpio_0_pins_3_i_ival(gpio_i[3]),
+  .gpio_0_pins_3_i_po(1'b0),
+  .gpio_0_pins_3_o_oval(gpio_o[3]),
+  .gpio_0_pins_3_o_oe(),
+  .gpio_0_pins_3_o_ie(),
+  .gpio_0_pins_3_o_pue(),
+  .gpio_0_pins_3_o_ds(),
+  .gpio_0_pins_3_o_ps(),
+  .gpio_0_pins_3_o_ds1(),
+  .gpio_0_pins_3_o_poe(),
+
+  .gpio_0_pins_4_i_ival(gpio_i[4]),
+  .gpio_0_pins_4_i_po(1'b0),
+  .gpio_0_pins_4_o_oval(gpio_o[4]),
+  .gpio_0_pins_4_o_oe(),
+  .gpio_0_pins_4_o_ie(),
+  .gpio_0_pins_4_o_pue(),
+  .gpio_0_pins_4_o_ds(),
+  .gpio_0_pins_4_o_ps(),
+  .gpio_0_pins_4_o_ds1(),
+  .gpio_0_pins_4_o_poe(),
+
+  .gpio_0_pins_5_i_ival(gpio_i[5]),
+  .gpio_0_pins_5_i_po(1'b0),
+  .gpio_0_pins_5_o_oval(gpio_o[5]),
+  .gpio_0_pins_5_o_oe(),
+  .gpio_0_pins_5_o_ie(),
+  .gpio_0_pins_5_o_pue(),
+  .gpio_0_pins_5_o_ds(),
+  .gpio_0_pins_5_o_ps(),
+  .gpio_0_pins_5_o_ds1(),
+  .gpio_0_pins_5_o_poe(),
+
+  .gpio_0_pins_6_i_ival(gpio_i[6]),
+  .gpio_0_pins_6_i_po(1'b0),
+  .gpio_0_pins_6_o_oval(gpio_o[6]),
+  .gpio_0_pins_6_o_oe(),
+  .gpio_0_pins_6_o_ie(),
+  .gpio_0_pins_6_o_pue(),
+  .gpio_0_pins_6_o_ds(),
+  .gpio_0_pins_6_o_ps(),
+  .gpio_0_pins_6_o_ds1(),
+  .gpio_0_pins_6_o_poe(),
+
+  .gpio_0_pins_7_i_ival(gpio_i[7]),
+  .gpio_0_pins_7_i_po(1'b0),
+  .gpio_0_pins_7_o_oval(gpio_o[7]),
+  .gpio_0_pins_7_o_oe(),
+  .gpio_0_pins_7_o_ie(),
+  .gpio_0_pins_7_o_pue(),
+  .gpio_0_pins_7_o_ds(),
+  .gpio_0_pins_7_o_ps(),
+  .gpio_0_pins_7_o_ds1(),
+  .gpio_0_pins_7_o_poe(),
+
+  .uart_0_txd(),
+  .uart_0_rxd(1'b0),
+
+  // .pwm_0_gpio_0(),
+  // .pwm_0_gpio_1(),
+  // .pwm_0_gpio_2(),
+  // .pwm_0_gpio_3(),
+
+  .spi_0_sck(),
+  .spi_0_dq_0_i(1'b0),
+  .spi_0_dq_0_o(),
+  .spi_0_dq_0_ie(),
+  .spi_0_dq_0_oe(),
+  .spi_0_dq_1_i(1'b0),
+  .spi_0_dq_1_o(),
+  .spi_0_dq_1_ie(),
+  .spi_0_dq_1_oe(),
+  .spi_0_dq_2_i(1'b0),
+  .spi_0_dq_2_o(),
+  .spi_0_dq_2_ie(),
+  .spi_0_dq_2_oe(),
+  .spi_0_dq_3_i(1'b0),
+  .spi_0_dq_3_o(),
+  .spi_0_dq_3_ie(),
+  .spi_0_dq_3_oe(),
+  .spi_0_cs_0(),
+  .spi_0_cs_1(),
+  .spi_0_cs_2(),
+  .spi_0_cs_3(),
+
+  .i2c_0_scl_in(1'b0),
+  .i2c_0_scl_out(),
+  .i2c_0_scl_oe(),
+  .i2c_0_sda_in(1'b0),
+  .i2c_0_sda_out(),
+  .i2c_0_sda_oe(),
+
   .interrupts(2'b0),
 
   .cdrio_overCLK(clk400),
@@ -457,7 +835,8 @@ ExampleRocketSystem s_rocket_slv2(
 
 
 initial begin
-    s_rocket_mst.tile_prci_domain.tile_reset_domain_tile.core.CoreID = 0;
+   #1000
+  s_rocket_mst.tile_prci_domain.tile_reset_domain_tile.core.CoreID = 0;
   s_rocket_slv0.tile_prci_domain.tile_reset_domain_tile.core.CoreID = 1;
   s_rocket_slv1.tile_prci_domain.tile_reset_domain_tile.core.CoreID = 2;
   s_rocket_slv2.tile_prci_domain.tile_reset_domain_tile.core.CoreID = 3;